多功能数字时钟设计

课程设计报告学生姓名:刘佳学号：2017307010102学院:电气工程学院班级:通信171题目:多功能数字时钟设计指导教师：刘晓峰职称:高级实验师指导教师：杨修宇职称:实验师2018年12月28日目录1.设计要求..................................................................................................................32.设计原理及框图......................................................................................................32.1模块组成..........................................................................................................33.器件说明..................................................................................................................44.设计过程..................................................................................................................84.1显示电路模块设计.........................................................................................84.2时钟脉冲电路模块设计...................................................................................94.3计时模块电路设计.......................................................................................104.4计时校时控制模块电路设计.........................................................................114.5整点报时与定点报时模块电路设计...............................................................125.仿真调试过程........................................................................................................136.收音机原理及焊接调试........................................................................................146.1收音机原理..................................................................................................146.2收音机焊接工艺要求....................................................................................166.3收音机调试过程...........................................................................................167.设计体会及收获....................................................................................................171.设计要求(1)以24小时为一个计时周期，稳定的显示时、分、秒。(2)当电路发生走时误差时，可以对所设计的时钟进行校时。(3)电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。(4)电路具有闹钟功能，当闹钟所设定时间与时钟计时相同时，发出提示音，时长为一分钟。2.设计原理及框图2.1模块组成多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组。如图1所示。图1多功能数字时钟原理框图多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组成。时钟脉冲电路模块由振荡电路与分频电路组成，为数字时钟提供秒脉冲信号、定点整点报时信号以及调试信号。计时电路包括“秒”计时、“分”计时与“时”计时电时显示模块整点报时模块时计时模块（二十四进制）定点报时控制模块计时校时控制模块秒计时模块（六十进制）分计时模块（六十进制）时钟脉冲电路模块分显示模块秒显示模块路模块，用来记录秒脉冲个数，是数字时钟的基本单元，并以“时”、“分”、“秒”形式显示。显示电路由译码器和数码管组成，将“时”、“分”、“秒”信息用数字形式显示在数码管上。当多功能数字时钟需要“对表”时，校时电路可以使时钟暂停，分别校准“时”、“分”、“秒”位置显示的信息。同时，需要用户需要整点、定点报时电路可提供相应的报时功能。在Multisim环境中，对复杂电路设计可分为单元电路设计与整体电路设计两个步骤。待各个单元电路设计完成后，将各个单元电路进行封装，连接成整体电路，这样层次化的设计可以有利于各模块电路与整体电路的仿真、调试。表1使用器材一览表3.器件说明(1)555定时器1片555定时器是一种多用途的数字-模拟混合中规模集成电路。555定时器使用灵活、方便，只需外界少量的电阻和电容元件，就可以很方便的构成施密特触发器、多谐振荡器和单稳态触发器。目前555定时器产品型号很多，但是所有双极型（又称TTL）产品型号的最后三位都是555；所有单极型（又称CMOS型）产品型号的最后四位都是7555.而且这两种类型产品的结构、工作原理及外部引脚排列都基本相同。所以在这次设计中，我们选择用555计时器来构成多谐振荡器进74LS482片74LS854片74LS1381片74LS1606片555定时器1片74LS002片74LS1381片74LS0814片74LS211片OR82片74LS044片74LS325片74281片74LS031片电容10nF2只电阻28.86kΩ1只电阻57.72kΩ1只共阴极显示器6只常开开关5个单刀双掷开关1个蜂鸣器2片而构成时钟脉冲电路表2555定时器功能表12348765GNDRVCC555TROUTTH12348765DDISCCO555TRC1UR15k5k＋－C25kUR&&&14G1QQG2G3G438VCCUuI1(TH)()RDI2u＋－1R155kC5k2&&&1uC1QTDCCCO(5(6217RDuC2uO（DISC）ΩΩΩ′uO图2555定时器电路结构图与引脚排列图(2)74LS1606片74LS160是一个8421BCD同步十进制计数器，也就是说它只能记十个数从0000-1001（0-9）到9之后再来时钟就回到0，首先是CLK，这是时钟。之后是ROC，这是输出，MR是复位低电频有效（图上接线前面花圈的都是低电平有效）LOAD是置数信号，当他为低电平时，在始终作用下读入D0到D3。为了使161正常工作ENP和ENT接1另外D0到D3是置数端Q0到Q3是输出端。在此次设计中用来构建时钟的“时”、“分”、“秒”的计数单位。图374LS160的简易图形符号表374LS160的功能表（3）74LS482片数码管有两种：直接显示与译码显示。译码显示还有共阴极与共阳极之分，74LS47芯片为驱动共阳极数码管器件，74LS48芯片为驱动共阴极数码管器件。本实验用到共阴极数码管，所以我们采用了74LS48芯片。图474LS48引脚排列图(5)74ALS046片“非”逻辑运算也称为逻辑反，数字电路中的反相器，作为实现“非”逻辑的电子元件，在实际中经常使用。反相器是可以将输入信号的相位反转180度，U15A74LS04D这种电路应用在模拟电路，比如说音频放大，时钟振荡器等。在电子线路设计中，经常要用到反相器。在此次设计中，反相器被用作在延迟进位的方面。图574LS04D引脚图（5）74LS854片在本次实验中，对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等。当设定的报时时间与数字时钟当前的记录时间相同时，二输入与非门的输出为高电平，这是SPL引脚驱动蜂鸣器就会发出提示音，完成定点报时。用来实现这一功能，我们选择了数值比较器74LS85。图674LS85引脚排列图表4数值比较器74LS85功能表输入量输出量A|BAGTBALTBAEQBOAGTBOALTBOAEQNFAB***100FAB***010FA=B100100010010**1001110000000111(6)74LS1381片由表5可以看出，其输入信号为原码。译码过程中，根据A0、A1、A2的取值组合，0Y~7Y中某一个输出为低电平，且iiYm，i0,1,2,,7为最小项。图774LS138的简易图形符号表574LS138的功能表4.设计过程4.1显示电路模块设计显示电路模块设计可以用数码管来完成，数码管有两种：直接显示与译码显示。译码显示还有共阴极与共阳极之分，74LS47芯片为驱动共阳极数码管器件，74LS48芯片为驱动共阴极数码管器件。DCD-HEX芯片不需要译码可直接使用，所以在本次设计中直接采用DCD-HEX类型数码管。图8数码管显示电路4.2时钟脉冲电路模块设计时钟脉冲电路可以由晶振组成，也可以由555定时电路构成。本次设计采用的时由555定时电路构成的秒脉冲发生器。555定时振荡电路输出方波信号，其振荡周期T由电阻R1、R2与电容C决定，振荡周期T的数值为T=0.7（R1+2R2）C=0.9996s555定时电路输出引脚的输出频率为1Hz。在仿真时，1Hz用于时钟运行，其他信号用于调试与仿真。图9秒脉冲发生器4.3计时模块电路设计在数字时钟电路中，六十进制计数电路与二十四进制计数电路是数字时钟的基础部分，它关系到时钟走时正确与否。(1)分、秒六十进制计数电路设计在数字电路中，74LS160是同步可预制加法十进制计数电路，其内部由四个D触发器和若干个门电路构成，具有计数、置数、保持、异步清零等功能。分、秒六十进制计数电路可以通过六进制计数电路与十进制计数电路串联实现六十进制计数电路功能，设计电路如图所示。芯片74LS160（U13）与芯片74LS160(U14)为六十进制计数电路核心器件，U13为秒十位六进制计数电路，U14为秒个位十进制计数电路。芯片73LS160（U14）在时钟信号的驱动下，其输出在0000～1001之间循环，图10六十进制计数电路图当记满十个状态时，进位引脚RCO输出进位脉冲，为十进制计数电路提供时钟信号。芯片74LS160(U13)通过二输入与非门74LS00D(U20B)采用置数法构成计数电路。当输出端QD、QC、QB、QA出现0101状态时，二输入与非门74LS00D(U20B)输出低电平，使74LS160(U13)的输出端清零，从而实现输出端QD、QC、QB、QA从0000～0101循环，构成六进制计数电路。同时，在74LS160(U3)输出0101时，通过反相器使低电平跳变为高电平，形成了六十进制计数电路的进位时钟信号。(2)二十