搜索
华为2011年硬件笔试题一、单选题1、下列关于异或运算的式子中，不正确的是（D）A、A○＋A=0B、A○＋1=/AC、A○＋0=AD、/A○＋/A=12、以下的调制方式中，哪种不属于幅度调制（C）A、AMB、VSBC、FSKD、DSB3、下列各门电路中，（D）的输出端可直接相连，实现线与。A、一般TTL与非门B、一般TTL或非门C、一般CMOS与非门D、集电极开路TTL与非门4、下列哪种数据编码方式具有纠错能力（B）A、奇偶校验B、循环冗余C、Hamming码D、NRZ5、如下图所示的信号应该在（B）位置测试。6、一个电源空载电压为3.3V，接上3Ω负载电压降为3V，则该电源的内阻是（C）A、3.3ΩB、3ΩC、0.3ΩD、30Ω7、场效应管是电压控制器件，它的特点是（A）A、输入电阻极高B、输出电阻极高C、输入电阻低D、输出电阻低8、稳定输出电流采用（A）负反馈A、电流B、电压C、电阻D、以上都不是9、下面哪一代80X86微处理器是32位机（A）A、80386/80486B、8086/8088/80286C、8080/8085D、以上都不是10、并联一个合适的电容可以提高感性负载的功率因数。并联电容后，电路的总电流会（A）A、减小B、不变C、增大11、8051单片机如采用12MHz晶体做外部振荡器，其时钟周期为（E）A、0.25usB、0.5usC、2usD、1usE、1/12us12、8051单片机是(D)位单片机Ａ、4B、32C、16D、813、如下图所示，当VI=0.3V时，VO为逻辑（B），当VI=2.1V时，VO为逻辑（）A、0，0B、0，1C、0，0D、1，014、相同尺寸和匝数的空心线圈电感（D）有铁心线圈的电感A、不定于B、等于C、大于D、小于15、欲得到D触发器的功能，以下诸图中唯有图（B）是正确的。16下列各逻辑电平中数据信号摆幅最小的是（D）A、TTLB、LVTTLC、CMOSD、LVDSE、ECL17、以太网媒体访问控制技术CSMA/CD的机制是（D）A、按优先级分配带宽B、预约带宽C、循环使用带宽D、争用带宽18、差分放大电路的等效差模输入信号是两个输入信号的（B），等效共模输入信号是两个输入信号的（）A、差、乘积B、差、平均值C、和、平均值D、差、差19、下图电路原已稳定，t=0时开关S闭合，S闭合后的UL（∞）值为(C)A、∞VB、100VC、0VD、以上都不是20、下图为8051单片机的writecycle，关于单片机地址锁存信号，以下正确的说法是（D）A、地址锁存信号在writecycle过程中可以高低电平变化多次B、地址锁存信号在锁存过程中把地址A0:A7,A8:A15同时锁存；C、地址锁存信号在位置2锁存地址信号；D、地址锁存信号在位置3锁存地址信号；21、对于没有直流分量的正弦波，其电压的有效值是峰值的（C）倍A、2B、1.414C、0.707D、0.35422、请计算右图中的电阻RL的电流（D）A、0.5AB、1AC、1.5AD、2A23、输入至少（A）位数字量的D/A转换器分辨率可达到万分之一；A、14B、8C、13D、10024、单稳态电路的延迟时间跟电路本身参数有关，跟触发脉冲宽度（C）A、两倍关系B、三倍关系C、无关D、有关25、采用高速缓存cache的目的是（D）A、扩大主存容量B、提高CPU运行速度C、提高总线速度D、提高主存速度26、组合逻辑电路中，若某个变量通过不同途径到达输出端，由于每条路径上的延迟时间不同，到达终点的时间就有先后，这种现象称为（D）A、冒险B、同步C、异步D、竞争27、以下哪个电路在单一输入信号变化的情况下不会产生组合逻辑的竞争冒险得的现象（D）28、集电极开路的TTL与非门很容易实现（B）功能A、线非B、线与C、线段D、振荡29、下面关于计数器的描述，正确的是（C）A、异步清零功能又称异步置位功能B、异步清零需要在计数脉冲到来时进行C、同步置数需要在计数脉冲到来时进行D、如果同步置数输入端Dn=0，则它的功能和异步清零完全一样30、在异步通信方式中，通常采用（B）来校验错误A、循环冗余校验码B、奇偶校验码C、海明校验码D、多种校验方式的组合31、以下哪一种存储器属于非易失性存储器（A）A、FLASHB、SDRAMC、SRAMD、DDR32、十进制数157转换成13进制数结果为（B）A、C2B、C1C、D2D、D133、日光灯电路接于f=50Hz，V=220VD电源上，日光灯的功率为40W，电流为0.66A，求功率因数（C）A、0.15B、0.46C、0.27D、0.534、一个放大器输入电阻越大，对输入信号的影响则（B），输出电阻越小，对输出信号的影响则（）A、大、小B、小、小C、小、大D、大、大35、关于单片机的说法正确的是（B）A、单片机的硬件复位为低电平复位B、单片机上电后必须复位后才能进入正常的用户模式C、单片机软复位会重置片内所有寄存器D、单片机的中断优先级固定不可以设置36、数字通讯系统中，有效性用（D）A、输出信噪比B、误码率C、误比特率D传输速率37、四位的DAC，基准电压为8V，输入二进制D3D2D1D0为1101，其输出电压为（C）A、4VB、5.5VC、6.5VD、7V38、某线路中，驱动器的输出内阻为25欧姆，传输线的特征阻抗为50欧姆，假如采用始端匹配，则匹配电阻的值比较合理的为（D）A、100欧姆B、70欧姆C、33欧姆D、22欧姆39、如下真值表所反映的逻辑功能电路是（D）A、数据分配器B、4位二进制计数器C、数据选择器D、2/4译码器40、下列关于译码器描述错误的是（A）A、译码器输出容易出现竞争冒险，可作为时序电路的时钟端B、译码电路为组合逻辑电路C、当用于嵌入式处理的地址译码时，主要要从高位地址开始译码二、分析题试用74138译码器（如下图）和少量的门逻辑实现逻辑函数：P1=（A○＋B）C/（A○＋BC），P2=AB+AC+BC。输入变量A,B,C分别接74138译码器的输入端A2、A1、A0。分析：首先令CBAm==0000，CBAm==1001，CBAm==2010，BCAm==3011，CBAm==4100，CBAm==5101，CABm==6110，ABCm==7111。因为A+A=1，所以P2=AB+AC+BC=AB（C+C）+AC（B+B）+BC（A+A）=ABC+ABC+ABC+ABC+ABC+ABC=ABC+ABC+ABC+ABC=m7+m6+m5+m3所以逻辑函数P2的电路用下图中的Z2表示。同理：Z1=ABC+ABC+ABC=m1+m2+m4Z3=AB+C=ABC+ABC+ABC+ABC+ABC=m0+m1+m4+m2+m6此外，A○＋B=AB+ABAB=A+BA+B=AB所以：（A○＋B）C=（AB+AB）C=ABC+ABC（A○＋BC）=ABC+ABC=ABC+A（B+C）=ABC+AB+AC=ABC+AB（C+C）+AC（B+B）=ABC+ABC+ABC）+ABC+ABC）同理可以求出P1的逻辑电路。