清华大学-版图设计讲稿

1版图设计李福乐清华大学微电子所2007年7月2版图设计•集成电路的制造与设计流程•CMOS集成电路中的元件•版图设计规则(TopologicalDesignRule)•版图设计准则(‘Rule’forperformance)•标准单元库版图分析（以COMPASS自带的1.2umCMOS标准单元库为例）•课堂测试与作业3第一部分4集成电路中的制作与设计•制作过程•基本设计流程•基本版图流程5什么叫集成电路集成电路(IntegratedCircuit,简称IC)就是将有源元件(二极管、晶体管等)和无源元件(电阻、电容等)以及它们的连线一起制作在半导体衬底上形成一个独立的整体.集成电路的各个引出端就是该电路的输入,输出,电源和地.CORECOREpadpad核心电路+IO核心电路+IO6集成电路制作过程集成电路设计集成电路设计版图layout版图layout7集成电路制作过程集成电路设计集成电路设计制版制版流水加工流水加工掩膜版MASK掩膜版MASK版图layout版图layout8集成电路制作过程集成电路设计集成电路设计制版制版流水加工流水加工硅圆片Wafer硅圆片Wafer掩膜版MASK掩膜版MASK版图layout版图layout9集成电路制作过程集成电路设计集成电路设计制版制版流水加工流水加工划片划片裸片die裸片die硅圆片Wafer硅圆片Wafer掩膜版MASK掩膜版MASK版图layout版图layout10集成电路制作过程集成电路设计集成电路设计制版制版流水加工流水加工划片划片封装封装封装后的芯片封装后的芯片裸片die裸片die硅圆片Wafer硅圆片Wafer掩膜版MASK掩膜版MASK版图layout版图layout11集成电路制作过程集成电路设计集成电路设计制版制版流水加工流水加工划片划片封装封装裸片裸片版图版图12集成电路设计基本流程电路输入电路仿真版图编辑DRC和LVS寄生提取LPEGDSII源码输入逻辑仿真逻辑综合布局布线composervirtuosodraculadraculaHspiceorSpectreVerilogVerilog-xlDesignCompilerSocEncounter解剖照相拼图电路提取分析与仿真电原理图schematic版图layout芯片die后仿真制版和加工正向设计过程正向设计过程逆向电路提取逆向电路提取测试13版图结构ƒ集成电路加工的平面工艺ƒ芯片的剖面结构制版制版加工加工从平面工艺到立体结构，需多层掩膜版，故版图是分层次的，由多层图形叠加而成！从平面工艺到立体结从平面工艺到立体结构，需多层掩膜版构，需多层掩膜版，，故故版图是分层次的，由多版图是分层次的，由多层图形叠加而成！层图形叠加而成！14一个简单的例子VddGndoutin版图P-substrateP-substrateN-阱N-阱N管源漏区N＋N＋P管源漏区P＋P＋N＋N＋N＋N＋N-阱P＋FOXFOXSi3N4Si3N4剖面图N＋N＋ploymetal1contact15N-wellactivepolycontactmetal1P-implantN-implant版图分层处理方法16版图的层VddGndoutinN-wellN-wellactiveactiveP+implantP+implantN+implantN+implantpoly1poly1metal1metal1contactcontactviaviametal2metal217版图流程P-substrateP-substrateN-阱N-阱N管源漏区N＋N＋P管源漏区P＋P＋N＋N＋N＋N＋N-阱P＋FOXFOXSi3N4Si3N4剖面图N＋N＋栅栅氧VddGndoutin18硅栅CMOS工艺版图和工艺的关系1N阱——做N阱的封闭图形处，窗口注入形成P管的衬底2有源区——做晶体管的区域（G,D,S,B区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅19版图流程（1）P-substrateP-substrateN-阱版图P-substrateP-substrateN-阱N-阱N-阱剖面图PhotoresistPhotoresistN-typeImplantN-typeImplant20硅栅CMOS工艺版图和工艺的关系1阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2有源区——做晶体管的区域（D,G,S,B区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅21版图流程（2）版图P-substrateP-substrateactiveactiveactiveactiveactiveactiveactiveactiveP-substrateP-substrateN-阱N-阱N管有源区P管有源区N-阱FOXFOX剖面图22硅栅CMOS工艺版图和工艺的关系1阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2有源区——做晶体管的区域（G,D,S,B区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅23版图流程（3）P-substrateP-substratepoly1poly1P-substrateP-substrateN-阱N-阱N-阱FOXFOX剖面图栅栅氧24硅栅CMOS工艺版图和工艺的关系4有源区注入——P+,N+区。做源漏及阱或衬底连接区的注入5接触孔——多晶硅，扩散区和金属线1接触端子。6金属线1——做金属连线，封闭图形处保留铝7通孔——两层金属连线之间连接的端子8属线2——做金属连线，封闭图形处保留铝25版图流程（4）N+implantN+implantPhotoresistPhotoresistN-TypeImplantN-TypeImplantP-substrateP-substrateN-阱N-阱N管源漏区N＋N＋N＋N＋N＋N＋N-阱剖面图N＋N＋N＋N＋FOXFOX26版图流程（5）P+implantP+implantP-substrateP-substrateN-阱N-阱N＋N＋P管源漏区P＋P＋N＋N＋N＋N＋N-阱P＋FOXFOX剖面图N＋N＋P-TypeImplantP-TypeImplantP-TypeImplantP-TypeImplant27硅栅CMOS工艺版图和工艺的关系4有源区注入——P+,N+注入区。做源漏及阱或衬底连接区的注入5接触孔——多晶硅，扩散区和金属线1接触端子。6金属线1——做金属连线，封闭图形处保留铝7通孔——两层金属连线之间连接的端子8属线2——做金属连线，封闭图形处保留铝28版图流程（6）P-substrateP-substrateN-阱N-阱N管源漏区N＋N＋P管源漏区P＋P＋N＋N＋N＋N＋N-阱P＋FOXFOX剖面图N＋N＋contactcontactcontactcontact29硅栅CMOS工艺版图和工艺的关系4有源区注入——P+,N+区（select）。做源漏及阱或衬底连接区的注入5接触孔——多晶硅，扩散区和金属线1接触端子。6金属1——做金属连线，封闭图形处保留铝7通孔——两层金属连线之间连接的端子8金属2——做金属连线，封闭图形处保留铝30版图流程（7）P-substrateP-substrateN-阱N-阱N管源漏区N＋N＋P管源漏区P＋P＋N＋N＋N＋N＋N-阱P＋FOXFOX剖面图N＋N＋栅栅氧metal1metal1VddGndoutinmetal1metal131硅栅CMOS工艺版图和工艺的关系4有源区注入——P+,N+区（select）。做源漏及阱或衬底连接区的注入5接触孔——多晶硅，扩散区和金属线1接触端子。6金属线1——做金属连线，封闭图形处保留铝7通孔——两层金属连线之间连接的端子8属线2——做金属连线，封闭图形处保留铝32反相器版图与电原理图VddGndoutinVddGndinout33第二部分34CMOS集成电路中的元件•MOS晶体管–版图和结构–电特性–隔离–串联和并联（cascode,差分对，电流镜）•连线•集成电阻•集成电容•寄生二极管和三级管35CMOS集成电路中元件•MOS晶体管•连线–连线寄生模型–寄生影响•集成电阻•集成电容•寄生二极管和三级管36CMOS集成电路中元件•MOS晶体管•连线•集成电阻–多晶硅电阻–阱电阻–MOS电阻–导线电阻•集成电容•寄生二极管和三级管37CMOS集成电路中元件•MOS晶体管•连线•集成电阻•集成电容–多晶硅-扩散区电容–双层多晶硅电容–双层金属电容–MOS电容–多层“夹心”电容–梳状电容•寄生二极管和三级管38CMOS集成电路中的元件•MOS晶体管•连线•集成电阻•集成电容•寄生二极管和三级管–衬底PNPBJT–PSD/NWELLDiode–NSD/P-epiDiode39MOS晶体管•MOS晶体管–昀基本的有源元件–在CMOS工艺中，有PMOS和NMOS两种–可用作跨导元件，开关，有源电阻，MOS电容40MOS晶体管•NMOS晶体管的版图和结构DSBGNMOS晶体管符号NMOS晶体管剖面图NMOS晶体管版图N管源漏区N＋N＋N＋N＋N＋N＋P＋FOXFOXDGSBLWDGSB41MOS晶体管•PMOS晶体管的版图和结构DSBGPMOS晶体管符号PMOS晶体管剖面图PMOS晶体管版图P-substrateP-substrateN-阱N-阱P管源漏区P＋P＋N-阱FOXFOXN＋N＋DGSBLWDGSB42MOS晶体管–在物理版图中,只要一条多晶硅跨过一个有源区就形成了一个MOS晶体管,将其D,G,S,B四端用连线引出即可与电路中其它元件连接.•MOS晶体管的电特性–MOS晶体管是用栅电压控制源漏电流的器件,重要的公式是萨方程(I-V方程):IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]43MOS晶体管•MOS晶体管的电特性–VD,VG,VS分别是漏,栅,源端的电压,VT是开启电压.–k′是本征导电因子,k′=µ•Cox/2,µ是表面迁移率,属于硅材料参数,Cox是单位面积栅电容,属于工艺参数–W,L分别是MOSFET的沟道宽度和长度,属于物理参数–管子的昀小沟道长度Lmin标志着工艺的水平——特征尺寸,如0.35um,0.18um.W表示管子的大小,W越大则管子越大,导电能力越强,等效电阻越小.44MOS晶体管•MOS晶体管的电特性1.晶体管的三种工作状态截止区：IDS=0条件：饱和区：IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]条件：线性区：IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]条件：2.晶体管的开启电压公式0≤−−STGVVV0,0≤−−−−DTGSTGVVVVVV0,0−−−−DTGSTGVVVVVV[]FBSFTTVVVΦ−+Φ+=220γ45MOS晶体管•MOS晶体管的隔离在集成电路中,两个无关的晶体管都是用场氧隔离的将MOS1和MOS2隔离开VddGndoutinP-substrateP-substrateN-N-NNP＋P＋N＋N＋N＋N＋N-阱P＋FOXFOX剖面图N＋N＋MOS1MOS2BSGDDSBG46MOS晶体管•MOS晶体管的串联和并联•并联:晶体管的D端相连,S端相连.如果两个晶体管中有一个晶体管导通,从D到S就有电流流过,若两个晶体管都导通,则I=I1+I2.每只晶体管相当于一个电阻,它的并联和电阻并联的规律一样,等效电阻减小,电流增大.D2S2B2G2DSBGD1S1B1G1DSII1I2M1M2Meff47MOS晶体管•MOS晶体管的串联和并联*串联:晶体管的S端和另外一个晶体管的D端相连.晶体管的串联和电阻的串联规律相同,等效电阻增大,电流不变:I=I1=I2.D2S2B2G2DSBGD1S1B1G1DSII1I2M1M2Meff48MOS晶体管•MOS晶体管的串联和并联*串联和并联