计算机组成原理复习-任国林版课件

3第1章计算机系统概论一、计算机系统简介计算机功能与软硬件，层次结构，结构与组成二、计算机系统组成取指令执行指令指令地址+“1”指令发生转移时1、冯·诺依曼模型计算机结构与组成；数据表示与运算；存储程序原理(程序存储方式、程序控制机制)↓↑(按逻辑顺序)(一维、按地址)存储器结构────┘(自动、逐条)↓(操作码、地址码)指令格式42、计算机硬件组成3、计算机软件组成系统软件/应用软件、高级语言程序/机器语言程序；CPU主存I/O接口1…I/O设备1I/O接口nI/O设备n磁盘适配器磁盘4、计算机工作过程指令地址PC存储器指令内容IR指令译码ID功能部件+“1”地址形成部件取指令取指阶段分析指令执行指令执行阶段指令产生转移时5三、计算机系统性能指标1、硬件性能参数*机器字长：CPU同时处理的位数；←常指CPU中哪个部件？*机器主频：单位(1KHz=1×103Hz)；←对应CPU哪个时序信号？*存储容量：单位(1KB=1×210B)，最大主存容量；2、系统性能指标*响应时间：T响应＝TCPU＋TI/O等待，TCPU＝IN×CPI×TC*吞吐量：TP＝∑IN(任务i)÷∑TCPU(任务i)3、性能设计*冯·诺依曼模型性能瓶颈：CPU-MEM、指令串行执行；*优化方法：平衡设计、CPU性能设计6第2章数据的表示与运算一、数据的编码1、数制及转换2、机器数及其编码原码无11…1110…0110…0000…0000…0101…11反码无10…0011…1011…1100…0000…0101…11补码10…0010…0111…1100…0000…0101…11移码00…0000…0101…1110…0010…0111…11真值-2n-1-(2n-1-1)-10+1+(2n-1-1)原码、补码、反码、移码的定义、特性、相互转换；3、十进制数编码(BDC码)74、字符及字符串编码字符码的类型，字符编码与字符数据，字符串常见编码方法5、检验码*冗余检验思想：检错及纠错原理；*奇偶校验码：编码原理、校验方法、校验能力；校验码组成—数据mn-1…m1校验位p1校验位编码—奇校验p1＝mn＋mn-1＋…＋m1＋1(mod2)偶校验p1＝mn＋mn-1＋…＋m1(mod2)*海明校验码：编码原理、校验能力目标→校验原理推导编码方法、校验方法←┘8二、数据的表示1、数值数据的表示方法*硬件特征：二进制表示(只有0/1)、定长运算；*表示方法：进制、符号、小数点、数码长度、运算方法；*数据的表示属性：表示格式、编码方式、数码长度；2、数的定点表示定点表示方法，定点数的表示；3、数的浮点表示浮点表示方法，浮点数的表示、规格化，IEEE754标准；4、非数值数据的表示*字符的表示：表示方法，关系运算处理方法；*逻辑数的表示：表示方法，运算处理方法硬件需设置状态位(Z、C/S)9三、定点数的运算方法1、移位运算逻辑移位/算术移位的移位规则、溢出判断方法2、补码加减运算*运算规则：[A＋B]补＝[A]补＋[B]补，[A－B]补＝[A]补＋[-B]补*溢出判断：OVR＝＝＝)Z)(BZ(A1-n1-n1-n1-n2n1-nCC1-nnZZ*硬件配置及流程：思路为[A]补＋[B]补＋0，[A]补＋[B]补＋1*无符号数运算：与有符号数相同，仅溢出判断不同3、原码一位乘法运算4、补码一位乘法运算比较法运算规则、硬件配置、算法流程运算规则、硬件配置、算法流程，无符号数乘法10四、浮点数的运算方法浮点加减运算规则与警戒位、运算步骤、算法流程五、算术逻辑单元ALU2、ALU组成ALU功能—←数据表示与运算ALU结构—以加法器为基础ALU组成—组合逻辑电路1、加法器组成全加器、串行进位加法器，并行进位逻辑、并行进位加法器3、运算器组成运算器＝ALU＋状态REG＋…CPU＝运算器＋…状态REG移位器REG堆锁存器……ALUMUX锁存器G11第3章存储系统一、存储系统概述1、存储器性能指标二、半导体存储器2、层次结构存储系统用户需求的矛盾，程序访问局部性，层次结构与存储器2、DRAM存储元及芯片组成，行刷新与引脚，读写时序，刷新方式3、ROM芯片特征、存储元状态、读写控制1、SRAM存储元组成，芯片组成、参数与引脚，读写时序12三、主存储器1、主存储器组成应用需求，主存组成(ROM+RAM)、应用特性2、主存储器逻辑设计SRAM及DRAM芯片的位扩展、字扩展、字位扩展设计模块信号←→芯片信号及连接←┘3、主存储器与CPU的连接CPU外部接口，主存所有信号线与CPU引脚的连接4、提高访存速度的措施CPU访存特征，多模块MEM(并行方式、交叉方式)，高性能MEM(EDODRAM、SDRAM、DDRSDRAM)，双端口MEM13四、Cache1、Cache基本原理功能与引脚，性能，与主存交换单位、存储空间管理，基本工作原理，结构与组成2、Cache相关技术*地址映像及变换：全相联、直接、组相联映像规则、目录表结构、地址变换方法2、Cache的改进请求字处理技术、多级Cache结构、DIB结构、哈佛结构*写策略：命中策略/不命中策略的原理，两者的组合*替换算法：RAND、FIFO、LRU算法原理、实现方法、特点14五、虚拟存储器1、虚拟存储器概述VM定义、组成，工作原理，主存存储管理(VM-MM)的组织2、虚拟存储器存储管理段式、页式、段页式的存储管理方法及地址变换方法虚拟存储器主存辅存辅助软硬件数据虚拟地址命令虚存-主存地址映像及变换成功时系统异常不成功时虚存-辅存地址映像及变换不成功时成功时主存存储管理3、虚拟存储器工作过程完成访问过程，地址变换优化与TLB，优化后完成访问过程15第4章指令系统一、指令系统组成1、指令功能操作数的类型及长度，操作的类型(功能、操作数及个数)*指令系统：机器指令，指令系统定义、与软硬件关系2、指令格式*约定参数：*操作码：操作类型的编码方法，*地址码：操作数地址及下条指令地址的表示方法*指令字：组成、特征、结构OPA1A2目标地址←(A1)OP(A2)OPD类型及长度?OP编码?A1/A2?显示个数?下条指令?部件及地址?16二、操作数存放与寻址方式1、操作数存放方式数据在REG、MEM、指令中的存放，←不同长度的表示方法堆栈、操作步骤与存取特征、MEM堆栈2、寻址方式*指令寻址：顺序与跳转，显式与隐含*数据寻址：方式与地址形成三、指令系统举例及发展性能、优化方法，CISC，RISC※本章学习目标：利用给定的指令系统，能够编写程序17第5章中央处理器一、CPU结构与工作原理1、CPU功能与结构五大功能→部件及基本结构，寄存器组织2、CPU工作流程指令周期与指令系统，CPU功能→CPU工作流程4、数据通路组织性能与微操作步，数据通路种类，单总线通路→运算器组织，微操作序列→微操作步序列3、指令执行过程指令执行过程→基本操作→微操作→指令执行的微操作序列18冯·诺依曼模型指令系统CPU工作流程指令周期实现CPU结构基本OP→μOP指令i执行的μOP序列指令i执行的μOP步序列CPU数据通路运算器(ALU)CPU功能控制器程序当前指令指令功能部件※CPU工作原理与组成：19二、控制器组成与工作原理1、控制器基本结构CU(指令/时序/操作形成)、BIU、中断机构2、时序系统组成--时序的“序”*CPU相关周期：指令周期，机器周期、节拍周期、节拍脉冲*时序系统组成：环形信号发生器、信号周期组成；3、信号时序控制方式--时序的“时”同步方式、异步方式、联合方式；4、微操作控制信号的形成微操作与微操作命令，微操作信号有效条件、形成电路；三、硬布线控制器结构，形成电路的设计方法20四、微程序控制器1、微程序控制器思想CU2、微程序控制器组成原理CU3、微指令格式及编码格式CU4、微指令地址形成方式CU5、微程序控制器设计CU21五、CPU举例六、指令流水技术※本章学习目标：对于给定的指令系统，设计相应的CPU8086CPU的基本参数、基本结构、存储管理、控制器组成；1、流水线基本原理CU2、流水线相关处理CU3、高性能流水线CU22第6章总线及互连1、总线基本概念定义、分类、特性、性能指标，系统总线信号组成。2、总线传输与控制*操作步骤：4个阶段的任务、各部件完成的功能；*总线仲裁：3种方式的信号线连接、仲裁原理及特点；*总线定时：4种协议的定时及传输原理、信号线及特点；*传输模式：各种模式的功能、特点；*总线标准：ISA、PCI标准概况。3、总线互连结构*总线结构：多总线结构的优势、模型与实物；*总线互连：总线与设备的连接、总线与总线的连接(桥)。23第7章输入输出系统2、I/O设备与主机的联系*编址方式—统一编址、独立编址；←指令、总线信号种类*寻址方式—编址、寻址；←惟一，监视、比较/判断*联络方式—异步、同步、立即响应一、I/O系统组成1、I/O系统组成*目标—可扩展性、CPU性能；*组成—I/O设备、I/O接口、I/O管理部件，I/O指令3、I/O传送控制方式*目标—减少占用CPU时间、提高传送速度；*控制方式—程序查询、程序中断方式，DMA方式，通道方式24二、I/O设备1、I/O设备键盘、鼠标、显示器、打印机的组成及工作原理；2、存储设备*结构与操作—盘状/带状，寻道+定位；*性能指标—存储密度、存储容量、寻址时间、数据传输率等*磁盘MEM组成—盘片、驱动器、控制器例—磁盘组有6个双面盘片(两外侧盘面不用)，每个盘面有204个磁道、每个磁道有12个扇区、每个扇区可记录512B数据，磁盘机转速为7200rpm，平均寻道时间为8ms。⑴计算磁盘存储空间；⑵计算磁盘平均寻址时间；⑶计算磁盘数据传输率；⑷画出磁盘地址格式及参数。251、I/O接口功能设备选址、数据缓冲、操作中转、信号转换、状态监视三、I/O接口2、I/O接口组成*硬件组成：两段式工作过程；数据总线控制总线地址总线外设信号内部控制逻辑电路数据输出锁存寄存器状态寄存器数据输入缓冲寄存器控制寄存器数据总线缓冲地址总线锁存设备选择电路端口地址译码器信号转换逻辑*软件组成：I/O端口→I/O指令→驱动程序26四、程序查询方式1、程序查询方式流程传送控制原理，接口程序模型；测试所读的状态N与I/O接口(外设)交换数据读I/O接口(外设)状态Y外设就绪?向I/O接口写启动命令2、接口硬件组织*所接收总线操作：启动设备、状态查询、数据传送；*所触发内部操作：→BS→IO→BS→IO设备选择电路端口译码电路控制口数据口QSBSR状态口QSRDR27五、程序中断方式1、中断概念*中断与中断方式：指令间下条指令立即返回点指令由请求类型确定中断向量表IVT中断允许位IF*中断分类：现行程序中断服务程序按请求类型分外中断内中断可屏蔽不可屏蔽中断异常按识别中断源分向量中断非向量中断按可否重叠响应分单重中断多重中断282、I/O中断过程*中断响应：识别中断源、保存现场、获得IV、转入中断程序…ab……中断程序Bii+1k…k+n主存当前程序中断程序A指令i指令i+1指令k…指令k+n时间指令m…指令m+p中断程序B当前程序*中断处理：中断服务[单重/多重]，中断返回IVTIProcAddr其他空间…主存……PC中断请求判优逻辑…中断请求检测逻辑……中断类型号中断机构I/O接口I/O接口⑴保存现场逻辑其它REG⑵时序系统程序入口获得逻辑⑶⑷中断返回逻辑293、I/O中断的组织*I/O接口：查询方式-中断方式选择，中断请求产生、中断响应、中断请求撤消；中断控制器—功能，组成[请求REG/编码器/…]；*多重中断：尚未服务机构、正在服务机构、比较机构；*中断屏蔽：增设屏蔽REG、用作I/O端口使能中断位EIEI＝1、RD←1INTA#有效时INTR用触发器实现*识别中断源：连接方式—共用请求、独立请求；判优方式—程序查询、串行判优、并行判优；30六、DMA方式1、DMA方式概念*传送控制原理：I/O接口控制传送、批量数据传送；*对CPU的要求：负责准备及结束工作、传送时让出总线；2、DMA的传送方式暂停C