Altera 产品目录

...............................................................2Stratix®FPGA........................................3HardCopy®ASIC...................................11Arria®FPGA.........................................15Cyclone®FPGA....................................17MAX®CPLD.........................................23Quartus®II..........................................26.................................................29.....................................................32.....................................................37.............................................................43...........................47....................................................48.........................................................49Altera•2010•、ASICCPLD。FPGAAltera®FPGA帮助您获得最好的性能、最低的功耗以及最宽的逻辑容量范围。我们提供三类FPGA以满足您的需求，实现最大价值。我们的旗舰产品Stratix系列是业界逻辑容量最大、性能最好的FPGA，而Arria系列适合高性能计算应用，成本在不断降低。在对成本敏感的大批量应用中，请选用Cyclone系列实现低功耗和低成本。ASIC如果您正在寻找ASIC，这里将为您提供所需要的一切。我们的HardCopyASIC支持Stratix原型的无缝移植，在最短的时间内帮助您以最低的风险、最低的ASIC开发总成本将产品推向市场。CPLD对于胶合逻辑以及任何控制功能，我们的非易失MAX系列提供市场上成本最低的CPLD——单芯片解决方案，非常适合接口桥接、电平转换、I/O扩展和模拟I/O管理应用。IP和Altera一起，您将获得全面的设计环境以及多种设计工具，令所有的工作顺理成章，设计可迅速完成。您还可以参加我们的培训课程，更快开始您的设计工作。选择Altera，了解我们怎样帮助您提高效能，让您从根本上与众不同。FPGA、ASICCPLD•2010••2010••2010•术语定义自适应逻辑模块(ALM)某些Altera器件使用的逻辑构建模块，它提供了一些高级功能并优化了逻辑利用效率。ALM含有基于查找表(LUT)资源的变化，可以提供两大组合自适应LUT(ALUT)。等价逻辑单元(LE)LE是一种基于4输入查找表的结构，通过比较它的数量来表示器件的逻辑容量。全局时钟网络驱动整个器件的全局时钟，用作ALM、DSP模块、TriMatrix存储器模块以及锁相环(PLL)等功能模块的低偏移时钟源。请参考局部时钟和专用时钟，了解时钟网络的详细信息。LE某些Altera器件使用的逻辑构建模块，包括4输入查找表(LUT)、可编程寄存器和进位链连接等。请参考器件手册，了解详细信息。宏单元与逻辑单元相似，这是MAX系列CPLD中对逻辑容量的表示方式。存储器逻辑阵列模块(MLAB)MLAB是两用模块，可以配置为普通逻辑阵列模块或者存储器模块。片内匹配(OCT)支持驱动阻抗匹配和串联匹配，避免了使用外部电阻，提高了信号完整性，简化了电路板设计。通过QuartusII软件配置片内串联、并联和差分匹配电阻。外部时钟外部时钟(PCLK)是分布在器件外围的独立时钟网络。PCLK可以用来替代通用布线资源来完成信号的输出输入。即插即用信号完整性这一功能包括Altera的自适应散射引擎和热插拔功能，您可以利用它随时改变背板卡的位置，不需要手动配置背板均衡设置。可编程功耗技术这一特性自动优化逻辑、DSP和存储器模块，以最低功耗满足所需要的性能。只有关键通路逻辑模块采用高性能模式；所有其他模块处于低功耗模式。实时在系统编程(ISP)您可以利用这一功能在器件工作时对MAXII器件进行编程。器件再次上电时，现有设计才会被新设计所替代。这样，您可以随时对MAXII器件进行现场更新，不会影响整个系统的工作。局部时钟局部时钟位于器件的各个分区中，它可使逻辑具有最低的时钟延时和偏移。Altera术语2Altera•2010••2010•仅有工业级器件支持(0ºC至100ºC)。2这是基本内核逻辑寄存器数量。ALM在LUTREG模式下，可支持3个寄存器，寄存器总数量增加了50%。33.3V兼容，需要一个3.0V电源。4收发器总数量为11.3-Gbps收发器加上8.5-Gbp再加上6.5-Gbps收发器之和。StratixIVGTFPGA(0.95V),11.3-Gbps1EP4S40G2EP4S40G5EP4S100G2EP4S100G3EP4S100G4EP4S100G5ALM91,200212,48091,200116,480141,440212,480等价LE228,000531,200228,000291,200353,600531,200寄存器2182,400424,960182,400232,960282,880424,960M9K存储器模块1,2351,2801,2359361,2481,280M144K存储器模块226422364864MLAB存储器(Kbits)2,8506,6402,8503,6404,4206,640嵌入式存储器(Kbits)14,28320,73614,28313,60818,14420,73618位x18位乘法器1,2881,0241,2888321,0241,024速率等级(最快到最慢)-1,-2,-3全局时钟网络16局部时钟网络648864888888外部时钟网络8811288112112112PLL/独立输出8/688/688/6812/9612/9612/96设计安全性3HardCopy系列器件支持–配置文件大小(Mbits)9517295172172172其他即插即用信号完整性，可编程功耗技术I/O支持的I/O电压电平(V)1.2,1.5,1.8,2.5,3.33支持的I/O标准LVTTL,LVCMOS,PCI,PCI-X,LVDS,mini-LVDS,RSDS,LVPECL,DifferentialSSTL-15,DifferentialSSTL-18,DifferentialSSTL-2,DifferentialHSTL-12,DifferentialHSTL-15,DifferentialHSTL-18,SSTL-15(IandII),SSTL-18(IandII),SSTL-2(IandII),1.2VHSTL(IandII),1.5VHSTL(IandII),1.8VHSTL(IandII)仿真LVD通道,1,100Mbps192256192256256256LVDS通道,1,600Mbps(接收/发送)46/46嵌入式DPA电路3串联和差分OCT3可编程驱动能力3收发器(SERDES)通道4(11.3Gbps/8.5Gbps/6.5Gbps)12/12/1212/12/1224/0/1224/8/1624/8/1632/0/16PCIExpress硬核IP模块222444支持的存储器件DDR3,DDR2,DDR,QDRII,RLDRAMII,SDRI/O47特性4Altera•2010••2010••2010••2010•(0.9V),8.5-Gbps1EP4SGX70EP4SGX110EP4SGX180EP4SGX230EP4SGX290EP4SGX360EP4SGX530ALM29,04042,24070,30091,200116,480141,440212,480等价LE72,600105,600175,750228,000291,200353,600531,200寄存器258,08084,480140,600182,400232,960282,880424,960M9K存储器模块4626609501,2359361,2481,280M144K存储器模块16162022364864MLAB存储器(Kbits)29081,3202,1972,8503,6404,4206,640嵌入式存储器(Kbits)6,4628,24411,43014,28313,60818,14420,73618位x18位乘法器3845129201,2888321,04031,024速率等级(最快到最慢)-2,-2x4,-3,-4-2,-2x4,-3,-4-2,-2x4,-3,-4-2,-2x4,-3,-4-2,-2x4,-3,-4-2,-2x4,-3,-4-2,-3,-4全局时钟网络16局部时钟网络64646464888888外部时钟网络565688888888112PLL/独立输出4/344/348/688/6812/9612/9612/96设计安全性3HardCopy系列器件支持353533333配置文件大小(Mbits)53539595141141172其他即插即用信号完整性支持的I/O电压电平(V)1.2,1.5,1.8,2.5,3.36I/O支持的I/O标准LVTTL,LVC