重点章节例题作业汇总

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

第三章1、(P683.14)求补码和1)X=0.11001,Y=-0.101112)X=0.10010,Y=0.110002、(P683.15)求补码差1)X=-0.01111,Y=0.001012)X=0.11011,Y=-0.100103、(第三章测试)设机器字长为8位(含1位符号位),X=115,Y=-24,用补码运算规则计算[X-Y]补并判断是否溢出。4、(P683.18)已知x=0.1010y=-0.0110求用补码一位乘求x•y5、(第三章测试)用补码一位乘(布斯公式法)计算[x×y]补。设x=0.11011,y=-0.111016、(P683.19)x=–0.10110,y=0.11111,用加减交替原码一位除求[X/Y]原7、(第三章测试)设浮点数格式为:阶码5位(含1位阶符),尾数11位(含1位数符)。写出-86.5所对应的尾数规格化的机器数。要求如下:1)阶码和尾数均为原码。2)阶码为移码,尾数为补码。8、(第三章测试)设浮点数格式为:阶码4位(含1位阶符),尾数7位(含1位数符)。按机器补码浮点运算步骤计算[x-y]补x=2-011×0.101100,y=2-010×(-0.011100)9、见教材P683.21(1)第四章1、(补充作业)用16K×16位的SRAM芯片构成32K×32位的存储器,试画出该存储器的组成逻辑图。2、(补充作业)下图为由8片2114芯片构成的4K×8位的存储器,与8位的一个微处理器相连,2114芯片为1K×4位的SRAM芯片,问:1)每一组芯片组的地址范围和地址线数目2)4KB的RAM寻址范围是多少?3)存储器有没有地址重叠?3、见教材P864.6第五章1、(例题)某16位模型机,主存容量为64K字,采用单字长单地址指令,共有40种指令,试采用直接、立即、变址、相对四种寻址方式设计指令格式。2、(例题)某16位模型机共有64种操作,操作码位数固定,且具有如下特点:1)采用一地址或二地址格式2)有寄存器寻址、直接寻址和相对寻址(位移量为-128--+127)三种寻址方式3)有16个通用寄存器,算术运算和逻辑运算的操作数均在寄存器中,结果也在寄存器中4)取数/存数指令在通用寄存器和存储器之间传送数据5)存储器容量为1MB,按字节编址要求设计算术逻辑运算指令、取数/存数指令和相对转移指令格式,并简述理由。3、(补充作业)设某机器配有基址寄存器和变址寄存器,采用一地址格式的指令系统,允许直接和间接寻址,且指令字长、机器字长和存储字长均为16位。若采用单字长指令,共能完成105种操作,则指令可直接寻址的范围是多少?一次间接寻址的寻址范围是多少?写出指令格式并说明各段含义。4、(补充作业)某机器的机器字长为16位,主存按字编址,指令格式如下:15109870操作码XD其中:D为位移量,X为寻址特征位。X=00:直接寻址;X=01:用变址寄存器X1进行寻址X=10:用变址寄存器X2进行变址;X=11:相对寻址设(PC)=1234H,(X1)=0037H,(X2)=1122H,请确定下列指令的有效地址。1)4420H2)2244H3)1322H4)3521H5)6723H5、(补充作业)某机字长为16位,存储器按字编址,访问内存指令格式如下:151110870OPMA其中:OP为操作码,M为寻址方式,A为形式地址,设PC和RX分别为程序计数器和变址寄存器,字长为16位,问:1)该指令能定义多少种指令?2)按要求填写下表。寻址方式有效地址EA的计算公式寻址范围直接寻址间接寻址变址寻址相对寻址6、(补充作业)在一个36位长的指令系统中,设计一个扩展操作码,使之能表示下列指令:1)7条具有两个15位地址和一个3位地址的指令2)200条具有一个15位地址和一个3位地址的指令3)50条无地址指令第七章1、(例题)假设CPU执行某段程序时,共访问CACHE命中2000次,访问主存50次。已知CACHE的存取周期为50ns,主存的存取周期为200ns。求CACHE-主存系统的命中率和平均访问时间。2、(例题)假设主存按字节编址,容量为512KB,Cache容量为4KB,每个字块为16个字,每个字32位。1)Cache地址有多少位?可容纳多少块?2)主存地址有多少位?可容纳多少块?3)在直接映射方式下,主存的第几块映射到Cache中的第5块(设起始字块为第1块)?4)画出直接映射方式下主存地址字段中各段的位数。3、(例题)假设主存按字编址,容量为512K*16位,Cache容量为4K*16位,块长为4个16位的字。1)在直接映射方式下,设计主存的地址格式2)在全相联映射方式下,设计主存的地址格式3)在两路组相联映射方式下,设计主存的地址格式4、(例题)设某机主存容量为512KB,cache的容量为4KB,按字节编址。每字块有8个字,每个字32位。设计一个四路组相联映射的cache组织。1)画出主存地址字段中各段的位数。2)设cache初态为空,CPU依次从主存第0,1,2,…99号字单元读出100个字(主存一次读出一个字),并重复此次序读10次,问命中率是多少?3)若cache的速度是主存速度的5倍,试问有cache和无cache相比,速度提高多少倍?5、(补充作业)假设CPU执行某段程序时,共访问CACHE命中4800次,访问主存200次。已知CACHE的存取周期为30ns,主存的存取周期为150ns。求CACHE-主存系统的命中率和平均访问时间,该系统的性能提高了多少?7、(补充作业)一个组相联映射的Cache由64块组成,每组内包含4块。主存包含4096块,每块由128字组成,访存地址为字地址。试问主存和Cache的地址各多少位?画出主存地址格式。8、(补充作业)设主存容量为4MB,Cache的容量为16KB,每字块有8个字,每字32位,设计一个四路组相联映射的Cache组织。1)画出主存地址字段中各段的位数2)设Cache的初态为空,CPU依次从主存第0,1,2,…89号单元读出90个字(主存一次读出一个字),并重复按此次序读8次,问命中率是多少?3)若Cache的速度是主存的6倍,试问有Cache和无Cache相比,速度约提高多少倍?9、(练习)假设主存按字编址,容量为1K个字,Cache容量为32个字,每个字块为4个字。1)在直接映射方式下,设计主存的地址格式2)在全相联映射方式下,设计主存的地址格式3)在两路组相联映射方式下,设计主存的地址格式4)设cache初态为空,CPU依次从主存第0,1,2,…63号字单元读出64个字(主存一次读出一个字),并重复此次序读5次,问直接映射方式下和全相联映射方式下的命中率分别是多少?5)若cache的速度是主存速度的6倍,试问在直接映射方式下和全相联映射方式下,有cache和无cache相比,速度各提高多少倍?

1 / 7
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功