2015全国大学生电子设计竞赛设计报告-数字频率计(F题)

2015年全国大学生电子设计竞赛设计报告数字频率计（F题）2015年8月15日摘要该装置用于测量时间参数，主要由前级信号放大电路，FPGA信号处理电路，STM32控制电路，12864液晶显示模块等组成。前端的信号经过放大、比较后，由FPGA进行处理与测量，并将数据发送给STM32单片机，最后单片机控制液晶12864将结果显示。设计中使用FPGAALTERAIIEP2C8F256C8进行测量，采用50MHZ高精度温补晶振作为时间量度，使用等精度测量的方法，大大提高测了量的精度关键词:频率计等精度测量FPGASTM32AbstractThedesigndeviceisusedtomeasuretime,mainlybythefrontstagesignalamplifiercircuit,FPGAsignalprocessingcircuit,STM32controlcircuit,12864LCDmoduleandsoon.Thefrontendofthesignalafteramplification,comparison,andthensenttotheFPGAforprocessingandmeasurementandthedatasenttotheSTM32microcontroller,andfinallytheresultsshowthatthemicrocontrollerLCD12864.DesignusingFPGAofAlteraIIEP2C8F256C8weremeasured,the50MHzhighprecisiontemperaturecompensatedcrystaloscillatorasameasureoftime,theuseofprecisionmeasuringmethod,greatlyimprovingmeasurementaccuracyKeywords:FrequencymeterEquallyaccuratemeasurementSTM32FPGA目录1系统方案....................................................................................................................11.1方案比较与选择.....................................................................................................11.1.1前级信号放大和处理..........................................................................................11.1.2后级信号测量.......................................................................................................11.2总体方案简述.........................................................................................................22理论分析与计算........................................................................................................22.1宽带通道放大器分析.............................................................................................22.2测量原理分析.........................................................................................................22.3通信方式及显示方案的选择.................................................................................43系统电路设计............................................................................................................43.1模块电路..................................................................................................................43.1.1前级信号处理电路的设计...................................................................................43.1.2FPGA外围电路...................................................................................................54系统程序设计............................................................................................................55测试方案与测试结果分析.........................................................................................55.1测试方案..................................................................................................................55.1.1测试方案及测试条件..........................................................................................55.1.2测试结果...............................................................................................................65.2测试结果分析..........................................................................................................711系统方案1.1方案比较与选择1.1.1前级信号放大和处理方案一：待信号经过前级放大器放大后，进入施密特触发器完成整形。前级放大采用宽带、超低噪声的电压反馈运放OPA847搭建的同相放大电路(如下图所示)，增益约为36dB。放大后的信号送入施密特反向触发器（门限电压约1.8V）整形，得到方波。该方案优点是输出信号上升沿陡峭，便于后级处理，缺点是前级放大电路放大能力有限，尤其是在高频情况或者输入信号较小的情况下，施密特触发器无法触发。方案二：使用高速比较器LT1715进行放大整形。比较器是一种特殊的运算放大器，理论上，比较器的增益为无穷大。ADCMP600是一款超高速双路比较器，外部电路简单，稳定性高，采用毫伏级的迟滞比较电路，可以大大简化前级电路。我们最终选择方案二。方案二电路简单，易于实现。1.1.2后级信号测量方案一：使用STM32完成频率以及时间间隔的测量。由于STM32采用计数的方式测频，最多只能采集到100KHz以下的频率，而且测量误差较大。使用程控分频器MC12080将信号分频分至100K以下，单片机采集分频后信号2频率，再乘以分频倍数，得到所测信号频率。测相部分则需要在单片机外部搭设门电路、计数器电路，频率较高情况下不易实现，且电路比较复杂，不易操作。方案二：使用FPGA完成频率、时间间隔、占空比的测量。FPGA是现场可编程门阵列，使用50MHz温补晶振，内部数字锁相环（PLL）可将频率倍至200MHz，可以大大提高测量精度。使用FPGA测量高频信号，无需外部分频电路，而且分辨率可达到ns级别，高分辨率也使得FPGA较容易地完成对于时间间隔和占空比的测量。除此之外，FPGA拥有强大的开发环境（如QuartusII）易于调试。经过对比，我们最终选择方案二。1.2总体方案简述在测频的过程中，将待测正弦信号经过放大和整形后，送入FPGA对数据进行处理，完成待测信号的频率、时间间隔、以及占空比的测量。系统框图如下：2理论分析与计算2.1宽带通道放大器分析本系统前端利用比较器对待测信号进行开环放大，待测信号转变为方波的同时频率等信息保持不变。2.2测量原理分析本系统对时间的主要的测量方法为等精度测量，即以50MHz温补晶振作为时间基准对待测信号和温补晶振产生的clock同时计数并且同时结束计数，根据3计数的比值计算出所测时间。一、频率和周期测量：为了提升测量精度，先对待测信号进行粗略测量，初步判断出频率高低，然后根据频率的高低采取不同的测量方法。对于低频信号，采取计clock的方法计算频率（即对信号两个上升沿间的clock上升沿进行计数），设计数结果为N1。对于高频信号，则采用等精度测量的方法：即同时对clock和待测信号进行计数，当clock计数到1s的同时记下此时待测信号的个数，由clock和待测信号计数的比值即可计算出待测信号的频率，设计数结果为N2。最后由单片机对数据进行处理，选择合适的结果，以提高测量精度。设基准时钟频率为FRESTD。则高频信号的计算公式为：低频信号的计算公式为：二、时间间隔测量：待测两路信号经过比较器后进入FPGA后，先对两路信号均进行二分频，以消除占空比信息，再对所得的信号进行异或操作，得到的脉冲的宽度即为两个信号的时间间隔。对于该时间间隔,FPGA易测得输入信号的的频率（方法与频率及周期的测量方法同）fsig，进而求得待测信号的频率。故只要求得输入信号的占空比。对于占空比的测量，我们设定一定的时间门限，分别对异或后生成的信号高电平时的时钟上升沿计数以及时钟低电平时的时钟上升沿计数，得到计数count1与count2。计算时间差△t的公式如下：三、脉冲信号占空比的测量：脉冲信号占空比的测量与时间间隔测量中信号占空比的测量方法相似。设一4定时间阀门下，在信号上高电平时对时钟上升沿的计数结果为cnt1，在信号低电平时对时钟上升沿的计数结果为cnt2，则占空比的计算公式如下：2.3通信方式及显示方案的选择单片机与FPGA之间的通信采取并行寻址串行传输数据的方式实现，即单片机向FPGA发送地址请求数据，FPGA收到请求后将相应数据发送给单片机。相应时序图如下：3系统电路设计3.1模块电路3.1.1前级信号处理电路的设计因为待测信号幅值较小，需要对前级待测信号进行放大与整形，将待测信号转变为可以被FPGA处理的数字信号。电路原理图如下图所示：53.1.2FPGA外围电路如图3为FPGA及其外部电路。4系统程序设计该系统单片机作为主控，完成液晶显示，向FPGA请求数据，按键检测的任务。5测试方案与测试结果分析5.1测试方案5.1.1测试方案及测试条件一、测试方案：我们采取控制变量法对系统进行测试：保持待测信号的电压幅值不变，步进改变信号的频率，记录待测频率测量值；保持待测信号的频率不变，步进改变信号的幅值