搜索
第六章习题1.CPU结构如下图，其中一个累加器AC，一个状态寄存器和其他四个寄存器，各部分的连线表示数据通路，箭头表示信息传送方向，要求：（1）表明图中abcd四个寄存器的名称。（2）简述指令从主存取指/数到控制器的数据通路。主存储器MabcALUAC状态寄存器微操作信号发生器d+1第六章习题（1）表明图中abcd四个寄存器的名称。a:和存储器连接、双向，存储器数据寄存器，即MDRb:和存储器连接、单向，存储器地址寄存器，即MARc:和存储器连接，单向，输出到微操作信号发生器，即指令寄存器IRd:输入来自IR，并且可以+1操作，程序计数器，即PC（2）简述指令从主存取指/数到控制器的数据通路。取指令操作：PC内容→MAR，发出读命令；读存储器内容→IR取数据操作：地址→MAR，发出读命令；读存储器内容→MDR第六章习题2.参照书上图（6.9），根据以下3条指令的执行过程，写出每条指令执行时的微指令和每个微指令中的微操作信号。（1）JMPDisp（PC相对寻址）（2）Loadrs,@rs1（寄存器间接寻址）（3）ADDrs,rs1（寄存器寻址）第六章习题（1）JMPDisp（PC相对寻址）操作描述：将指令（存放在IR中）disp域的内容送PC。分析CPU数据通路，只能利用ALU运算实现该功能。需要2个机器周期：取指周期、修改PC周期1、取指周期微操作PC→AB;W/R#=0;M/IO#=1;DB→IR;PC+12、PC修改周期微操作disp→ALU;‘+’→ALU;ALU→PC第六章习题（2）Loadrs,@rs1（寄存器间接寻址）操作描述：存储器访问指令，存储器的地址由寄存器rs1给出，访问存储器之后的数据放入寄存器rs中。分析CPU数据通路，存储器地址计算，即将rs1寄存器内容送AR,访问存储器，读出结果在DR中，还需要将DR内容送寄存器rs中。需要4个机器周期：取指周期、计算地址周期、读存储器周期、结果回送周期。1、取指周期微操作PC→AB;W/R#=0;M/IO#=1;DB→IR;PC+12、计算地址周期微操作rs1→DR;(rs1)→ALU;‘+’→ALU;ALU→AR第六章习题3、存储器读周期微操作AR→AB;W/R#=0;M/IO#=1;DB→DR4、结果回送周期微操作rs→GR;DR→ALU;‘+’→ALU;ALU→GR第六章习题（3）ADDrs,rs1（寄存器寻址）操作描述：将rs内容和rs1内容相加，结果送rs。分析CPU数据通路，利用ALU运算实现该功能。需要2个机器周期：取指周期、计算周期1、取指周期微操作PC→AB;W/R#=0;M/IO#=1;DB→IR;PC+12、PC修改周期微操作rs→GR;(rs)→ALU;rs1→GR;(rs1)→ALU;‘+’→ALU;ALU→GR第六章习题4.假设CPU每条指令机器周期的产生是由指令的类型决定，指令类型分2类，用变量AB表示，AB=00表示执行1周期,AB=01执行2周期，AB=1x表示执行4周期。周期状态00表示取指周期，01代表计算地址周期，10代表执行周期，11代表写回周期。现要求现设计实现该功能的逻辑电路（使用JK触发器）：（1）状态转移图（2）功能表（3）卡诺图（4）逻辑电路第六章习题（1）状态转移图00011110AB=00AB≠00AB=01AB≠01（2）功能表设触发器状态为Q1，Q0。JK触发器JK输入端连接在一起，命名为：N=J1=K1,M=J0=K0ABQ1Q0Q1‘Q0‘NM000000000001xxxx0010xxxx0011xxxx01000101010100010110xXxx0111xXxx1000010110011011101011011011001111000101110110111110110111110011（3）卡诺图xxxxx11110001111000011110Q1Q0ABxxx11xx111111110001111000011110Q1Q0ABN=A•Q0M=A+B(4)逻辑电路Q1Q1J1CPK1Q0Q0J0CPK0&≥1Q0ABCPNM第六章习题5.假设CPU指令系统有指令4条，如下：movrs,rs1addrs,rs1loadrs,(rs1+disp)storers,(rs1+disp)按照书图6.9数据通路，假设mov和add占用2个机器周期(C1,C2)，load和store占用4个机器周期(C1,C2,C3,C4)。要求：（1）写出每个指令的微操作（2）写出微操作控制信号“+”(13)和“W/R”(23)的硬布线实现逻辑表达式第六章习题（1）写出每个指令的微操作movrs,rs12个周期：1、取指周期PC→AB;W/R#=0;M/IO#=1;DB→IR;PC+12、传送周期rs1→GR;(rs1)→ALU;‘+’→ALU;rs→GR;ALU→GRaddrs,rs12个周期：1、取指周期PC→AB;W/R#=0;M/IO#=1;DB→IR;PC+12、计算周期rs1→GR;(rs1)→ALU;rs→GR;(rs)→ALU;‘+’→ALU;ALU→GR第六章习题loadrs,(rs1+disp)4个周期：1、取指周期PC→AB;W/R#=0;M/IO#=1;DB→IR;PC+12、计算地址周期rs1→GR;(rs1)→ALU;disp→ALU;‘+’→ALU;ALU→AR3、取数周期AR→AB;W/R#=0;M/IO#=1;DB→DR;4、送结果周期rs→GR;DR→ALU;‘+’→ALU;ALU→GR第六章习题storers,(rs1+disp)4个周期：1、取指周期PC→AB;W/R#=0;M/IO#=1;DB→IR;PC+12、计算地址周期rs1→GR;(rs1)→ALU;disp→ALU;‘+’→ALU;ALU→AR3、准备数据周期rs→GR;(rs)→ALU;‘+’→ALU;ALU→DR4、写数周期AR→AB;W/R#=1;M/IO#=1;DR→DB;第六章习题（2）写出微操作控制信号“+”(13)和“W/R”(23)的硬布线实现逻辑表达式“+”=C2•(load+store+add)+C4•(load)“W/R”:C1时，W/R=0C2时，W/R=x，x表示0或1都可以C3时，load命令，W/R=0；不是load时，W/R=0不影响系统操作C4时，store命令，W/R=1；不是store时，W/R=1不影响系统操作所以只要，C4时，W/R=1“W/R”=C4•store或“W/R”=C4均可