第五章LXY-2011

第五章锁存器&触发器(Latch&Flip－Flop)1、定义和分类2、锁存器的分析3、触发器的分析触发器（Flip-Flop）：能够存储一位二进制数字信号的基本单元电路叫做触发器。（P179引言部分）特点：具有“记忆”功能。分析下面的电路：当A＝0时，F=0某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空由电路结构得：F=1。干扰发生前后，F的输出值发生的变化，故该电路没有“记忆”功能再看下面的电路：当A＝0时，F＝0。某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空，但F端反馈回来的值仍然为0，由电路结构得：F=0。说明该电路具有“记忆”功能。其根本原因在于，该电路带有反馈。触发器的分类：P179①按稳定工作状态分：双稳态、单稳态和无稳态（多谐振荡器）触发器。本章仅讨论双稳态触发器。②按结构分：主从结构和维持阻塞型（边沿结构）触发器。本章仅讨论边沿触发器。③按逻辑功能分：RS、JK、D、T和T’触发器。本章重点讨论后四种。1、基本RS锁存器2、同步RS锁存器3、同步D锁存器常用锁存器：1、基本RS触发器①电路组成和逻辑符号基本RS触发器有两种：由与非门构成的和由或非门构成的。我们以前者为例：输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。当Q=0时，称为“0态”；当Q=1时，称为“1态”。②逻辑功能分析：A）当R=S=0时）（即1SR11QQQQ1可以保证门1的输出值不变。QQQ1可以保证门2的输出值不变。此时，门1和2的输出值均保持不变，称为：触发器的保持功能。B）当S=0，R=1时）（即0,1RS100111可以保证门1的输出值为0。Q100Q可以保证门2的输出值为11此时，触发器的Q端始终输出低电平0，称为：触发器复位或触发器清0。C）当S=1，R=0时）（即1,0RS100111可以保证门1的输出值为1。100Q可以保证门2的输出值为01此时，触发器的Q端始终输出高电平1，称为：触发器置位或触发器置1。QD）当S=R=1时）（即0,0RS001010可以保证门1的输出值为1。100Q可以保证门2的输出值为11此时，触发器的两个输出端都输出高电平1，出现逻辑混乱。称为：不定状态。此情形应尽量避免。Q因此我们得到了基本RS触发器的功能表如下：RSQ00不定01置110清011保持RS和均为低电平有效，故：RS称为：置1输入端或置位输入端称为：清0输入端或复位输入端如果我们规定触发器原来的状态称为“现态”（用Qn表示，简记为Q），将触发器由于输入值的影响后的输出状态称为“次态”（用Qn+1或Qn+1表示），可推导出基本RS触发器的真值表如下：RSnQQn1000001保持功能XX010011置1功能11100101复位功能00110111不定01由真值表，利用卡诺图化简得：0X1011X0nnQRSQ1考虑到要避免不定状态发生，（即R、S不能同时为1）故加上一个约束条件：SR=0。所以，基本RS触发器的逻辑函数表达式（特征方程）为：01SRQRSQnn由真值表还可以推导出触发器的状态变化情况，以图形表示时，称为状态转换图，简称状态图。图例用圆圈表示触发器的状态，用箭头表示状态的变化方向，发生变化的条件则按顺序标明在箭头旁边。另外，若已知输入信号的波形，则可以作出触发器的波形图。如：求在输入作用下的输出波形。首先，将输入波形分段（作辅助线），再根据触发器的功能表作出输出波形。功能表：RS123456789第1段：输入为01，输出置1；Q第2段：输入为11，输出保持；第3段：输入为01，输出置1；第4段：输入为11，输出保持；第5段：输入为10，输出清0；第6段：输入为11，输出保持；第7段：输入为01，输出置1；第8段：输入为11，输出保持；第9段：输入为01，输出置1；然后作Q的波形Q00不定；01置1；10清0；11保持。通过上面的分析，我们得知触发器的描述至少有下面的几种方法：1、逻辑图2、功能表3、真值表4、卡诺图5、特征方程6、状态图7、波形图2、同步RS触发器（钟控RS触发器）P276基本RS触发器由输入信号的组合决定输出，实际中往往需要触发器在某些特定时候（或时刻）才响应输入，因此，必须加入所谓的控制信号，一般是时钟脉冲。①电路组成及元件符号②功能分析：A)在C=0期间，无论S和R为何值，G3和G4均输出1，此时为保持功能B)在C=1期间，若SR=00，则G3和G4均输出1，触发器保持。若SR=01，则G3输出1、G4输出0，触发器清0。若SR=10，则G3输出0、G4输出1，触发器置1。若SR=11，则G3和G4均输出0，触发器不定。相当于在基本RS触发器前加入两个与非门。只要分析得出这两个与非门的输出，则根据基本RS触发器的功能就能推导出同步RS触发器的功能了。因此，可得出同步RS触发器的功能表：P276SRQn+100保持01清010置111不定进一步得出真值表SRQnQn+1000001010011100101110111保持01清000置111不定XX再由真值表填卡诺图R、S均为高电平有效，分别称为：复位端和置位端X110010X考虑到要避免不定状态发生，（即R、S不能同时为1）故加上一个约束条件：SR=0。所以，基本RS触发器的逻辑函数表达式（特征方程）为：01SRQRSQnnnnQRSQ1与基本RS触发器完全相同下面，我们分析一下同步RS触发器的波形。P277首先，按CP的值分段，当CP=0时，触发器状态保持；当CP=1时，触发器的输出由当时的R、S决定。若已知触发器的初值为0，则输出波形如下：第1段：CP=0，保持。123456789Q第2段：CP=1，R=S=0，保持。第3段：CP=0，保持。第4段：CP=1，R=0，S=1，置1。第5段：CP=0，保持。第6段：CP=1，R=1，S=0，清0。第7段：CP=0，保持。第8段：CP=1，R=S=1，不定。第9段：CP=0，保持。Q1、RS触发器2、D触发器3、JK触发器常用触发器：G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9(a)逻辑电路&&&&工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。01RSQRSQnmnm102、RS触发器——主从RS触发器G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9&&&&01（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。01RSQRSQnnCP下降沿到来时有效特性方程QQSRSCPRQQ(b)曾用符号1S1RSCPRQQ(c)国标符号CPC1逻辑符号电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。3、JK触发器——同步JK触发器G3G4G1G2JCPKJCPKQQJCPKQQQQ(a)逻辑电路(b)符号&&&&nnnnnnnQKQJQKQQJQRSQ1CP=1期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：由于RS触发器存在不定状态，所以应用时有局限性，为了克服这个问题，引入了JK触发器。无论触发沿为何值，JK触发器的特征方程只有一个：nnnQKQJQ1由特征方程，我们可以推导出JK触发器的功能表和真值表功能表JKQn+100011011nnnnnnQQQQKQJQ001保持0101nnnnnQQQKQJQ清01011nnnnnnnQQQQQKQJQ置1nnnnnnQQQQKQJQ111翻转真值表JKQnQn+1000001010011100101110111保持01清000置111翻转10状态图b)下降沿触发a)上升沿触发3、JK触发器——主从JK触发器&边沿JK触发器对于主从触发器，触发时刻有两种情形：CP的上升沿（即由0变1的时刻）和下降沿（即由1变0的时刻）。其元件符号为：b)下降沿触发a)上升沿触发对于边沿触发器，触发时刻有两种情形：CP的上升沿（即由0变1的时刻）和下降沿（即由1变0的时刻）。其元件符号为：G1G2JKCPG7主G8G5G6G3从G4QQ1G9QmQm&&&&&&&&nnKQRQJS下降沿到来时有效CPQKQJQKQQJQRSQnnnnnnn1代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。主从JK触发器集成边沿JK触发器(a)74LS112的引脚图16151413121110974LS11212345678VCC1RD2RD2CP2K2J2SD2Q1CP1K1J1SD1Q1Q2QGND(b)CC4027的引脚图161514131211109CC402712345678VDD2Q2Q2CP2RD2K2J2SD1Q1Q1CP1RD1K1J1SDVSS①74LS112为CP下降沿触发。②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意G3G4G1G2SRCPQQ(a)D触发器的构成1DDCP1DC1QQ(b)逻辑符号&&&&DQDDQRSQnnn1CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：4、D触发器（D锁存器）——同步D触发器对于边沿触发器，触发时刻有两种情形：CP的上升沿（即由0变1的时刻）和下降沿（即由1变0的时刻）。上面的符号分别与之对应，C端前带圈的为下降沿触发。4、D触发器（D锁存器）——边沿D触发器边沿D触发器工作原理G5G6G1G2CPG3从G4&QQ1G7主G8&&1D1QmQm&&&&&（1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。无论触发沿为何值，D触发器的特征方程只有一个：DQn1由特征方程，我们可以推导出D触发器的功能表和真值表功能表DQn+101将输入值代入特征方程得：01DQn11DQn清0置1真值表DQnQn+10001101100清011置1状态图14131211109874LS741234567VCC2RD2D2CP2SD2Q2Q1RD1D1CP1SD1Q1QGND141312111098CC40131234567VCC2Q2Q2CP2RD2D2SD1Q1Q1CP1RD1D1SDVSS(a)74LS74引脚排列图(b)CC4013引脚排列图集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发5、T触发器T触发器的输入端有两个：时钟脉冲输入端C，控制输入端T。其元件符号为：对于边沿触发器，触发时刻有两种情形：CP的上升沿（即由0变1的时刻）和下降沿（即由1变0的时刻）。上面的符号分别与之对应，C端前带圈的为下降沿触发。无论触发沿为何值，T触发器的特征方程只有一个：nnnnQTQTQTQ1由特征方程，我们可以推导出D触发器的功能表和真值表功能表TQn+101将输入值代入特征方程得：nnnnnnQQQQTQTQ001nnnnnn