数字电路期末总复习完整版(考试必过)

1第1章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ1ＡＡ+1＝1与00AAA＝1与AA＝02）与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+ＡABBAb.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）)()(CBACBAc.分配律：)(CBA＝BACA))()(CABACBA）3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：BABA，BABA2b.关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：CBACBA可令Ｌ＝CB则上式变成LALA＝CBALA三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1AA或ABABA,将二项合并为一项，合并时可消去一个变量例如：Ｌ＝BACCBACBACBA)(2）吸收法利用公式ABAA，消去多余的积项，根据代入规则BA可以是任何一个复杂的逻辑式例如化简函数Ｌ＝EBDAAB解：先用摩根定理展开：AB＝BA再用吸收法Ｌ＝EBDAAB＝EBDABA3＝)()(EBBDAA＝)1()1(EBBDAA＝BA3）消去法利用BABAA消去多余的因子例如，化简函数Ｌ＝ABCEBABABA解：Ｌ＝ABCEBABABA＝)()(ABCBAEBABA＝)()(BCBAEBBA＝))(())((CBBBABBCBA=)()(CBACBA=ACBACABA=CBABA4)配项法利用公式CABABCCABA将某一项乘以（AA），即乘以1，然后将其折成几项，再与其它项合并。例如：化简函数Ｌ＝BACBCBBA解：Ｌ＝BACBCBBA＝)()(CCBACBAACBBA＝CBABCACBACBACBBA＝)()()(BCACBACBACBCBABA＝)()1()1(BBCAACBCBA4＝CACBBA2.应用举例将下列函数化简成最简的与－或表达式1）Ｌ＝ADDCEBDBA2)L=ACCBBA3)L=ABCDCBCAAB解：1）Ｌ＝ADDCEBDBA＝DCEABDBA)(=DCEABDBA=DCEBADBA=DCEABBADBA))((=DCEDBA=DBA2)L=ACCBBA=ACCBCCBA)(=ACCBCBACBA=)1()1(ACBBAC=CBAC3)L=ABCDCBCAAB=ABCDAACBCAAB)(=ABCDCBACABCAAB＝)()(CBACAABCDCABAB5=)1()1(BCACDCAB＝CAAB四、逻辑函数的化简—卡诺图化简法：卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：1.画出给定逻辑函数的卡诺图，若给定函数有n个变量，表示卡诺图矩形小方块有n2个。2.在图中标出给定逻辑函数所包含的全部最小项，并在最小项内填1，剩余小方块填0.用卡诺图化简逻辑函数的基本步骤：1.画出给定逻辑函数的卡诺图2.合并逻辑函数的最小项3.选择乘积项，写出最简与—或表达式选择乘积项的原则：①它们在卡诺图的位置必须包括函数的所有最小项②选择的乘积项总数应该最少③每个乘积项所包含的因子也应该是最少的例1.用卡诺图化简函数Ｌ＝CBACBAABCBCA解：1.画出给定的卡诺图2.选择乘积项：Ｌ＝CBABCAC例2.用卡诺图化简Ｌ＝CBADCACBCDBABCDF)(1100011011ABC11106解：1.画出给定4变量函数的卡诺图2.选择乘积项设到最简与—或表达式Ｌ＝CBADBACB例3.用卡诺图化简逻辑函数Ｌ＝)14,12,10,7,5,4,3,1(m解：1.画出4变量卡诺图2.选择乘积项，设到最简与—或表达式Ｌ＝DACDCBDA第3章逻辑门电路门电路是构成各种复杂集成电路的基础，本章着重理解TTL和CMOS两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。1.TTL与CMOS的电压传输特性开门电平ONV—保证输出为额定低电平时所允许的最小输入高电平值在标准输入逻辑时，ONV＝1.8Ｖ关门OFFV—保证输出额定高电平90%的情况下，允许的最大输入低电平值，在标准输入逻辑时，OFFV＝0.8ＶILV—为逻辑0的输入电压典型值ILV＝0.3ＶIHV—为逻辑１的输入电压典型值IHV＝3.0ＶOHV—为逻辑１的输出电压典型值OHV＝3.5ＶOLV—为逻辑0的输出电压典型值OLV＝0.3ＶAB000001011111101011111111AB0000010111111010m1m0m2m3m4m5m6m7m11m8m9m10m12m13m14m1511111111VO0.511.522.53VI123VNLVOFFVONVNHABCDE0.30.8VILVIH1.87对于TTL：这些临界值为VVOH4.2min，VVOL4.0maxVVIH0.2min,VVIL8.0max低电平噪声容限：ILOFFNLVVV高电平噪声容限：ONIHNHVVV例：74ＬＳ00的VVOH5.2min）（VVOL4.0(出最小）VVIH0.2min）（VVIL7.0max）（它的高电平噪声容限ONIHNHVVV＝3－1.8＝1.2Ｖ它的低电平噪声容限ILOFFNLVVV＝0.8－0.3＝0.5Ｖ2.TTL与COMS关于逻辑0和逻辑1的接法74ＨＣ00为CMOS与非门采用+5Ｖ电源供电，输入端在下面四种接法下都属于逻辑0①输入端接地②输入端低于1.5Ｖ的电源③输入端接同类与非门的输出电压低于0.1Ｖ④输入端接10K电阻到地74LS00为TTL与非门，采用+5Ｖ电源供电，采用下列4种接法都属于逻辑1①输入端悬空②输入端接高于2Ｖ电压③输入端接同类与非门的输出高电平3.6Ｖ④输入端接10K电阻到地第4章组合逻辑电路8一、组合逻辑电路的设计方法根据实际需要，设计组合逻辑电路基本步骤如下：1.逻辑抽象①分析设计要求，确定输入、输出信号及其因果关系②设定变量，即用英文字母表示输入、输出信号③状态赋值，即用0和1表示信号的相关状态④列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。2.化简①输入变量少时，用卡诺图②输入变量多时，用公式法3.写出逻辑表达式，画出逻辑图①变换最简与或表达式，得到所需的最简式②根据最简式，画出逻辑图例，设计一个8421BCD检码电路，要求当输入量ABCD3或7时，电路输出为高电平，试用最少的与非门实现该电路。解：1.逻辑抽象①分由题意，输入信号是四位8421ＢＣＤ码为十进制，输出为高、低电平；②设输入变量为DCBA，输出变量为Ｌ；③状态赋值及列真值表由题意，输入变量的状态赋值及真值表如下表所示。92.化简由于变量个数较少，帮用卡诺图化简3.写出表达式经化简，得到CBADBAL4.画出逻辑图二、用组合逻辑集成电路构成函数①74LS151的逻辑图如右图图中，E为输入使能端，低电平有效012SSS为地址输入端，70~DD为数据选择输入端，Y、Y互非的输出端，其菜单如下表。Y＝0127012201210120...SSSDSSSDSSSDSSSDiY=iiiiDm70其中im为012SSS的最小项iD为数据输入当iD＝1时，与其对应的最小项在表达式中出现当iD＝0时，与其对应的最小项则不会出现ABCDL00000000000000000000000000000000111111111111111111111111111111111110000011ABCD0000010111111011111000001111&000&0000=10000ABCDLBDAC10利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。②利用入选一数据选择器74LS151产生逻辑函数ABCBABCAL解：1）将已知函数变换成最小项表达式Ｌ＝ABCBABCA＝)(CCABCBABCA＝CABABCCBABCA2)将CABABCCBABCAL转换成74LS151对应的输出形式iY=iiiDm70在表达式的第1项BCA中A为反变量，Ｂ、Ｃ为原变量，故BCA＝0113m在表达式的第２项CBA，中A、C为反变量，为B原变量，故CBA＝1015m同理ABC=1117mCAB=1106m这样Ｌ＝77665533DmDmDmDm将74LS151中m7653DDDD、、、取1即7653DDDD＝14210DDDD、、、取0，即4210DDDD＝0由此画出实现函数Ｌ＝CABABCCBABCA的逻辑图如下图示。第5章锁存器和触发器74LS151D0D1D2D3D4D5D6D7S0S1S2E1ABCL11一、触发器分类：基本R-S触发器、同步RS触发器、同步Ｄ触发器、主从R-S触发器、主从JK触发器、边沿触发器{上升沿触发器（Ｄ触发器、JK触发器）、下降沿触发器（Ｄ触发器、JK触发器）二、触发器逻辑功能的表示方法触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。对于第5章表示逻辑功能常用方法有特性表，特性方程及时序图对于第6章上述5种方法其本用到。三、各种触发器的逻辑符号、功能及特性方程1.基本R-S触发器逻辑符号逻辑功能特性方程：若0,1SR，则01nQnnQRSQ1若0,0SR，则11nQ0SR（约束条件）若0,1SR，则nnQQ1若1,1SR，则QQ＝1（不允许出现）2.同步RS触发器nnQRSQ1（CP＝1期间有效）若0,1SR，则01nQ0SR（约束条件）若0,0SR，则11nQ若0,1SR，则nnQQ1若1,1SR，则QQ＝1处于不稳定状态QQSRQQSETCLRSRSCP123.同步Ｄ触发器特性方程DQn1(CP=1期间有效)4.主从R-S触发器特性方程nnQRSQ1(作用后)0SR约束条件逻辑功能若0,1SR，CP作用后，01nQ若1,0SR，CP作用后，11nQ若0,0SR，CP作用后，nnQQ1若1,1SR，CP作用后，处于不稳定状态Note:CP作用后指ＣＰ由0变为1，再由1变为0时5.主从JK触发器特性方程为：nnnQKQJQ1(CP作用后)逻辑功能若0,1KJ，CP作用后，11nQ若1,0KJ，CP作用后，01nQ若0,1KJ，CP作用后，nnQQ1(保持)若1,1KJ，CP作用后，nnQQ1(翻转)7.边沿触发器边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生，边沿触发器分为：上升沿触发和下降沿触发1）边沿Ｄ触发器QQSETCLRDDCPQQQSETCLRSRSCPRQQJQQKSETCLRCPJKQQQQSETCLRDDCPQQ13①上升沿Ｄ触发器其特性方程DQn1(CP上升沿到来时有效)②下降沿Ｄ触发器其特性方程DQn1(CP下降沿到来时有效)2）边沿JK触发器①上升沿JK触发器其特性