搜索
EVOC硬件设计规范1研研祥智能硬件设计规范制定单位：研祥智能RD中心制定人员：刘君玲制定日期：2008.7.14EVOC硬件设计规范2更改历史记录版本修改内容修改日期A0Initialrelease2008.7.19EVOC硬件设计规范3目录第1章前言..........................................5第2章一般元器件设计规范............................82.1电阻功能及应用规范..................................................82.2电容功能及应用规范..................................................92.3电感功能及应用规范.................................................102.4二极管功能及应用规范...............................................112.5晶体三极管功能及应用规范...........................................112.6MOS管功能及应用规范...............................................12第3章I/O接口设计规范.............................143.1COM口原理及设计规范..............................................143.2LPT接口原理及设计规范............................................153.3LAN接口原理及设计规范............................................153.4USB接口原理及设计规范............................................163.5SATA接口原理及设计规范...........................................163.6IDE接口原理及设计规范............................................163.7CF卡原理及设计规范...............................................163.8VGA接口原理及设计规范............................................173.9DVI接口原理及设计规范............................................183.10LVDS接口原理及设计规范..........................................193.11LCD接口原理及设计规范...........................................193.12HDMI接口原理及设计规范..........................................20第4章总线设计规范.................................214.1SMBUS总线原理及设计规范...........................................214.2AC97和HDA总线原理...............................................224.3DDR，DDR2和DDR3..................................................25第5章X86主板设计规范.............................265.1X86主板架构.......................................................265.2上电时序设计.......................................................265.3时钟分配及设计.....................................................275.4芯片组功能设计.....................................................285.5音频芯片选用及设计.................................................385.6SIO芯片选用及设计................................................39第6章主板电源设计规范............................41第7章PCB板分层设计规范...........................437.14层板设计........................................................43EVOC硬件设计规范47.26层板设计........................................................437.38层板设计........................................................437.410层板设计.......................................................43附录A：主板逻辑设计检查表..........................44附录B：主板PCB设计检查表..........................45EVOC硬件设计规范5第1章前言1.1目的是将硬件设计规范化为了使大家在设计过程中少走弯路以及达到EVOC项目设计的规范性,硬件开发的基本过程应遵循硬件开发流程规范文件执行。不仅如此，硬件开发设计到技术的应用、器件的选择等，必须遵照相应的规范化措施才能达到质量保障的要求。这主要表现在，技术的采用要经过项目评审组的评审，开发过程完成相应的规定文档，另外，常用的硬件电路设计要参考标准化功能模块进行设计。1.2设计流程EVOC项目开发流程以及在开发过程中逻辑工程师的职责如下表所示:EVOC硬件设计规范6EVOC硬件设计规范71.3基本技能和素质硬件工程师应掌握如下基本技能:a.由需求分析至总体方案、详细设计的设计能力.b.熟练运用设计工具，设计原理图以及在试样过程出现问题时debug的能力.c.掌握常用标准化模块电路的设计能力，如CPU、南桥、北桥、I/O、显示和Audio等模块.d.文档的写作技能.e.接触供应商、保守公司机密的技能.硬件工程师在设计过程中要具有以下素质：a.硬件工程师应勇于尝试新的先进技术之应用，在产品硬件设计中大胆创新，责任心强，注意细节，在设计过程中避免犯跟以前类似的错误.b.坚持采用开放式的硬件架构，把握硬件技术的主流和未来发展，在设计中考虑将来的技术升级.c.充分利用公司现有的成熟技术，保持产品技术上的继承性.d.在设计中考虑成本，控制产品的性能价格比达至最优.e.技术开放，资源共享，促进公司整体的技术提升.EVOC硬件设计规范8第2章一般元器件设计规范2.1电阻功能及应用规范我们EVOC目前用的电阻主要有:片状电阻;热敏电阻;贴片网络电阻;压敏电阻A）电阻的常用作用：a.上拉，下拉;b.组成RC回路;c.与其他元件串联起来起分压作用;d.于其他元件并联起来起分流作用;e.与LED串联起限流作用.在电路设计时，总是遇到上拉（或者下拉）电阻，为什么需要上拉（或者下拉）电阻呢？1、当TTL(5V)电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值;2、OC或OD门电路必须加上拉电阻，以提高输出的电平值;3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻;4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路;5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力;6、提高总线的抗电磁干扰能力。管脚悬空比较容易接受外界的电磁干扰;7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小;2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大;3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。PS：对下拉电阻也有类似道理。B）0欧电阻作用我们经常在电路中见到0欧的电阻，既然是0欧的电阻，那就是导线，为何要装上它呢？EVOC硬件设计规范9其实0欧的电阻还是蛮有用的。大概有以下几个功能：①做为跳线使用。这样既美观，安装也方便。②在数字和模拟等混合电路中，往往要求两个地分开，并且单点连接。我们可以用一个0欧的电阻来连接这两个地，而不是直接连在一起。这样做的好处就是，地线被分成了两个网络，在大面积铺铜等处理时，就会方便得多。附带提示一下，这样的场合，有时也会用电感或者磁珠等来连接。③做保险丝用。由于PCB上走线的熔断电流较大，如果发生短路过流等故障时，很难熔断，可能会带来更大的事故。由于0欧电阻电流承受能力比较弱（其实0欧电阻也是有一定的电阻的，只是很小而已），过流时就先将0欧电阻熔断了，从而将电路断开，防止了更大事故的发生。有时也会用一些阻值为零点几或者几欧的小电阻来做保险丝。不过不太推荐这样来用，但有些厂商为了节约成本，就用此将就了。④为调试预留的位置。可以根据需要，决定是否安装，或者其它的值。有时也会用*来标注，表示由调试时决定。⑤作为配置电路使用。这个作用跟跳线或者拨码开关类似，但是通过焊接固定上去的，这样就避免了普通用户随意修改配置。通过安装不同位置的电阻，就可以更改电路的功能或者设置地址。2.2电容功能及应用规范A）常用电容分为MLCC（NPO，C0G，X7R，X5R，Y5V…）、电解电容（铝，钽，OS-CON，Poscap）、瓷片电容等几类。B）电容的作用：滤波，去耦合（LC），旁路，AC耦合，调谐，RCdelay，储能等（旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源）。C）电容使用时需考虑1）耐压（对于钽电容，要降额到50％使用（就是说10V耐压值的钽电容只能用到5V以下的电路）,此时其失效率才在10ppm下；对于POS-CAP，如果电压标称值大于10V，就要降额到80％使用，如果电压标称值小于10V，就要降额到90％使用。另外，MLCC电压可以不用降额；对于rubycon的铝电解电容，只要电路中电压的峰值不超过电容的额定电压即可。12V的电路使用16V的电容，5V的电路使用6.3V的电容都是没有问题的）EVOC硬件设计规范102）BUCK电路的输入电压端电容要重点考虑纹波电流，输出电压端电容考虑ESR值，3）寿命4）温度变化曲线5）频率变化曲线D）高频等效电路E）串并联特点inParallelinSeriesCC1+C2C1XC2C1+C2ESRESR1XESR2ESR1+ESR2ESR1+ESR2VlowerofthetwovalueslowerofthetwovaluesDFhigherofthetwovalueshigherofthetwovaluesRCincreaseinripplecurrentcapability.lowerofthetwovalues我们选择电容的标准：1.尽可能低的ESR值;2.尽可能高的电容