计算机组成原理复习

1计算机组成原理复习（考试试题：你懂得）1.某半导体存储器，按字节编址。其中，0000H-07FFH为ROM区，选用EPROM芯片（2KB/片）；0800H-13FFH为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15-A0（低）。给出地址分配和片选逻辑。1.计算容量和芯片数ROM区：2KBRAM区：3KB共三片2.地址分配与片选逻辑存储空间分配：先安排大容量芯片（放地址低端），再安排小容量芯片。2.由Intel2114(1KX4位)芯片组成容量为4KX8位的主存储器的逻辑框图,说明地址总线和数据总线的位数，该存储器与8位字长的CPU的连接关系。解：此题所用芯片是同种芯片。（1）片数=存储器总容量（位）/芯片容量（位）=4K*8/（1K*4）=8（片）（2）CPU总线（由存储器容量决定）地址线位数=log2(字数)=log2(4K)=12(位)数据线位数=字长=8（位）（3）芯片总线（由芯片容量决定）地址线=log2(1K)=10(位)数据线=4（位）（4）分组（组内并行工作，cs连在一起，组间串行工作，cs分别连接译码器的输出）。组内芯片数=存储器字长/芯片字长=8/4=2（片）组数=芯片总数/组内片数=8/2=4（组）（5）地址分配与片选逻辑2(6)连接方式:扩展位数,扩展单元数,连接控制线3.用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为0000H～5FFFH，ROM的地址为6000～9FFFH，画出此存储器组成结构图及与CPU的连接图。解：计算容量、芯片数量：3RAM的地址范围展开为0000000000000000~0101111111111111，A12-----A0从0000H～1FFFH，容量为：8K，高位地址A15A14A13，从000-010，所以RAM的容量为8K×3=24K。RAM的容量是24K×8，需8K×4的芯片6片。ROM的末地址-首地址=9FFFH-6000H=3FFFH，所以ROM的容量为214=16K。ROM的容量是16K×8，需8K×8的芯片2片。ROM的地址范围展开为0110000000000000~1001111111111111，高位地址A15A14A13，从011~100。存储器的组成结构图及与CPU的连接如图所示。4、存储器分布图如下面所示（按字节编址），现有芯片ROM4K×8和RAM8K×4，设计此存储器系统，将RAM和ROM用CPU连接。法1:以内部地址多的为主，地址译码方案为：用A14A13作译码器输入，则Y0选RAM1，Y1选RAM2，Y3选ROM，当A12=0时选ROM1，当A12=1时选ROM2，扩展图与连接图如图所示。4法2:以内部地址少的为主，地址译码方案为：用A14A13A12作译码器输入，则Y0和Y1选RAM1，Y2和Y3选RAM2，Y6选ROM1，Y7选ROM2，扩展图与连接图如图所示。5.用8K×8的RAM芯片和2K×8的ROM芯片设计一个10K×8的存储器，ROM和RAM的容量分别为2K和8K，ROM的首地址为0000H，RAM的末地址为3FFFH。(1)ROM存储器区域和RAM存储器区域的地址范围分别为多少?(2)画出存储器控制图及与CPU的连接图。解：（1）ROM的首地址为0000H，ROM的总容量为2K×8；RAM的末地址为3FFFH，RAM的总容量为8K×8，所以首地址为：2000H。（2）设计方案ROM的地址范围为0000000000000000011111111111RAM的地址范围为1000000000000011111111111111法1:以内部地址多的为主，地址译码方案为：用A13来选择，当A13=1时选RAM，当A13A12A11=000时选ROM，如图所示。法2:以内部地址少的为主，地址译码方案为：用A13A12A11作译码器输入，则Y0选ROM，Y4、Y5、Y6、Y7均选RAM，如图所示。56、用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H~7FFFH，ROM的地址为9000H~BFFFH，画出此存储器组成结构图及与CPU的连接图。解：RAM的地址范围展开为0010000000000000~01111111111111，A12----A0从0000H~1FFFH，容量为8K，高位地址从001~011所以RAM的容量为8K×3=24K。RAM用8K×4的芯片组成，需8K×4的芯片共6片。ROM的地址范围展开为1001000000000000~1011111111111111，A11----A0从000H~FFFH，容量为4K，高位地址A15A14A13A12,从1001~1011，所以ROM的容量为4K×3=12K。ROM用4K×8的芯片组成，需4K×8的芯片3片地址分析如下：0010000000000000011111111111111110010000000000001011111111111111地址译码方案：用A15A14A13A12作译码器输入，则Y2和Y3选RAM1，Y4和Y5选RAM2，Y6和Y7选RAM3，Y9选ROM1，Y10选ROM2，Y11选ROM3。储器的组成结构图及与CPU的连接图如图所示♠1．己知某计算机有80条指令，平均每条指令由12条微指令组成，其中有一条取指微指令是所有指令公用的，设微指令长度为32位。请算出控制存储器容量。解：微指令所占的单元总数：(80×12-80+1)×32=（80×11+1)×32=881×32所以控制存储器容量可选IK×32。♥2．表中给出了8条指令I1~I8所包含的微命令控制信号。试设计微指令控制字段要求所用的控制位最少，而且保持微指令本身内在的并行性。6解：微指令与包含的命令对应表如表所示。从表中可知，E、F、H及B、I、J分别两两互斥，所以微指令控制字段格式设计如下：♥3．某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。（1）控制存储器的容量应为多少?（2）设计出微指令的具体格式。解：（1）30个微命令构成4个相斥类，其中5个相斥微命令需3位编码；8个相斥微命令需4位编码，14个相斥微命令需4位编码，3个相斥微命令需2位编码：外部条件3个,采用断定方式需2位控制位。以上共需15位。微指令字长24位，采用水平型编码控制的微指令格式，所以还剩9位作为下址字段，这样控制存储器的容量应为512×24.㊣4.已知某运算器的基本结构如图所示，它具有+(加)、-(减)、M(传送)种操作。（1）写出图中1~12表示的运算器操作的微命令。7（2）指出相斥性微操作。（3）设计适合此运算器的微指令格式。解:（1）图中1~12表示的运算器操作的微命令分别为：1：+2：-3：M4：R1→A5：R2→A6：R3→A7：R3→B8：R2→B9：R1→B10：BUS→R111：BUS→R212：BUS→R3（2）以下几组微命令是相斥的：1：+2：-3：M4：R1→A5：R2→A6：R3→A7：R3→B8：R2→B9：R1→B10：BUS→R111：BUS→R212：BUS→R3（3）此运算器的微指令格式如图所示。××××××××00：不操作00：不操作00：不操作00：不操作01：+01：R1→A01：R1→B01：BUS→R110：-10：R2→A10：R2→B10：BUS→R211：m11：R3→A11：R3→B11：BUS→R3♣5、已知某机采用微程序控制方式，其存储器容量为512×40(位)，微程序在整个控制存储器中实现转移，可控制微程序的条件共12个，微指令采用水平型格式，后继微指令地址采用断定方式，如下所示:微命令字段判别测试字段下地址字段(1)微指令中的三个字段分别应为多少位?(2)画出对应这种微指令格式的微程序控制器逻辑框图。解:（1）假设判别测试字段中每一位为一个判别标志，那么由于有12个转移条件，故该字段为4位，下地址字段为9位。由于控制容量为512单元，微命令字段是(40-4-9)=27位。（2）对应上述微指令格式的微程序控制器逻辑框如图所示：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，和各状态条件：以及判别测试字段所给的判别标志(某一位为1)，其输出修改微地址寄存器的适当位数，从而实现微程序是分支转移。8★6.CPU结构如图所示，其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(1)标明图6.9中四个寄存器的名称。(2)简述取指令的数据通路。(3)简述完成指令LDAX的数据通路（X为内存地址，LDA功能为(X)→(AC)）(4)简述完成指令ADDY的数据通路(Y为内存地址，ADD功能为(AC)+(Y)→(AC))。(5)简述完成指令STAZ的数据通路(Z为内存地址,STA功能为(AC)→(Z))。解:(1)A为数据缓冲寄存器MDR，B为指令寄存器IR，C为主存地址寄存器MAR，D为程序计数器PC。(2)取指令的数据通路：PC→MAR→MM→MDR→IR(3)指令LDAX的数据通路：X→MAR→MM→MDR→ALU→AC(4)指令ADDY的数据通路：Y→MAR→MM→MDR→ALU→ADD→AC(5)指令STAZ的数据通路：Z→MAR，AC→MDR→MM简答题：1.试述先行进位解决的问题及基本思想。答：先行进位解决的问题是进位的传递速度。其基本思想是：让各位的进位与低位的进位无关，仅与两个参加操作的数有关。由于每位的操作数是同时给出的，各进位信号几乎可以同时产生，和数也随之产生，所以先行进位可以提高进位的传递速度，从而提高加法器的运算速度。2.写出一条取指微指令的微命令序列。答：①PC——AB②ADS，M/IO=1，W/R=0③DB——IR④PC+13.静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。答：静态存储器SRAM（双极型、静态MOS型）：9依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大，速度快，作Cache.动态存储器DRAM（动态MOS型）：依靠电容存储电荷的原理存储信息.功耗较小,容量大,速度较快,作主存。4.画图说明控制器的构成及各部件的功能。答：①程序计数器(PC):即指令地址寄存器。存放当前正在执行的指令地址或下一条指令地址。指令地址形成:(PC)+1-PC。或:转移指令修改其内容。②指令寄存器（IR）:用以存放当前正在执行的指令。③指令译码器或操作码译码器：指令寄存器中的操作码进行分析解释，产生相应的控制信号。④脉冲源及启停线路;脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号。⑤时序控制信号形成部件:根据当前正在执行的指令的需要，产生相应的时序控制信号。5.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。答：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）6.简述CISC、RISC的主要优缺点。答:CISC(复杂指令系统计算机)的问题:(1)设计周期长，正确性难以保证且不易维护等；(2)需要大量硬件支持的大多数较复杂的指令却利用率很低，造成硬件资源的极大浪费。RISC是在继承CISC的成功技术并克服CISC的缺点的基础上产生并发展起来的，大部分RISC具有下述一些特点：(1)优先选取使用频率最高的一些简单指令，以及一些很有用但不复杂的指令。避免复杂指令。(2)指令长度固定，指令格式种类少，寻址方式种类少。指令之间各字段的划分比较一致，各字段的功能也比较规整。(3)只有取数／存数指令(10ad／store)访问存储器，其余指令的操