存储器的层次结构主要体现在什么地方-为什么要分这些层次

14.3存储器的层次结构主要体现在什么地方，为什么要分这些层次，计算机如何管理这些层次。答：存储系统层次结构主要体现在缓存—主存和主存—辅存折两个存储层次上。缓存—主存层次主要解决CPU和主存速度不匹配的问题。主存和缓存之间的数据调动是由硬件自动完成的。主存—辅存层次主要解决存储系统的容量问题。主存和辅存之间的数据调用时由硬件和操作系统共同完成的。说明：个人认为存储系统的层次问题主要解决的是速度上的不匹配，跟容量问题无关。大家可以思考两个个问题：没有cache（集成于CPU内部的一级cache、二级cache和三级cache）程序能不能正常运行？没有内存（就是RAM，目前流行的4GB1600MHZ）程序能不能正常运行？4.6某机字长32位，其存储容量是64KB，按字编址其寻址范围是多少？若主存以字节编址，试画出主存地址和字节地址的分配情况。按字寻址范围=64Kx8/32=16K字01234567…………65532655336553465535说明：该题“某机字长32位”应理解为“存储字长是32位”。CPU字长与存储字长是两码事。4.12画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器的逻辑框图。要求将64K分成4个页面，每个页面分16组，共需多少存储芯片？答：总片数=64K×8位/1024×4位=64×2=128片本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应该分三级画。首先确定各级的容量页面容量=总容量/页面数=64K×8位/4=16K×8位组容量=页面容量/组数=16K×8位/16=1K×8位组内片数=组容量/片容量=1K×8位/1K×4位=2片地址分配：字地址04…65532字节地址01232组逻辑图如下（位扩展）：页面逻辑图如下（字扩展）：存储逻辑图如下（字扩展）：34.13设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。答：这里的存储基于理解为bit，64K*8位=64K*8bit=219bit假设地址线的位数是a，数据线的位数是d，那么有：2𝑎∗d=219可以推出：d=219−𝑎要求a+d的和最小，即：min（a+219−𝑎）求其导数：1−219−𝑎∗log⁡(2)令其导数为0，求得a为(19∗log(2)+log(log(2)))log⁡(2)a约等于18.47。所以答案有两种：当a=18时，b=2；当a=19时，b=1。4.15设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。答：地址空间分配系统程序区（ROM共4KB）：0000H-0FFFH用户程序区（RAM共12KB）：1000H-3FFFH确定芯片的数量及类型ROM：选择4K×4位芯片2片，位并联RAM：选择4K×8位芯片3片，字串联RAM1地址范围为:1000H-1FFFHRAM2地址范围为:2000H-2FFFHRAM3地址范围为:3000H-3FFFH分配地址线A0~A11对应片内地址A12~A14片选信号A15对应G2A，G2B逻辑图：4