电子元器件选择和应用.

电子元器件选择和应用发布人：admin发布日期：2010-1-4点击数：325电子元器件在选用时至少应遵循下列准则：1.元器件的技术条件、技术性能、质量等级等均应满足装备的要求；2.优先选用经实践证明质量稳定、可靠性高、有发展前途的标准元器件，不允许选用淘汰品种和禁用的元器件；3.应最大限度地压缩元器件品种规格和生产厂家；4.未经设计定型的元器件不能在可靠性要求高的军工产品中正式使用；5.优先选用有良好的技术服务、供货及时、价格合理的生产厂家的元器件。对关键元器件要进行用户对生产方的质量认定；6.在性能价格比相等时，应优先选用国产元器件。电子元器件在应用时应重点考虑以下问题，并采取有效措施，以确保电子元器件的应用可靠性：1.降额使用。经验表明，元器件失效的一个重要原因是由于它工作在允许的应力水平之上。因此为了提高元器件可靠性，延长其使用寿命，必须有意识地降低施加在元器件上的工作应力（电、热、机械应力），以使实际使用应力低于其规定的额定应力。这就是降额使用的基本含义。2.热设计。电子元器件的热失效是由于高温导致元器件的材料劣化而造成。由于现代电子设备所用的电子元器件的密度越来越高，使元器件之间通过传导、辐射和对流产生热耦合，热应力已成为影响元器件可靠性的重要因素之一。因此在元器件的布局、安装等过程中，必须充分考虑到热的因素，采取有效的热设计和环境保护设计。3.抗辐射问题。在航天器中使用的元器件，通常要受到来自太阳和银河系的各种射线的损伤，进而使整个电子系统失效，因此设计人员必须考虑辐射的影响。目前国内外已陆续研制了一些抗辐射加固的半导体器件，在需要时应采用此类元器件。4.防静电损伤。半导体器件在制造、存储、运输及装配过程中，由于仪器设备、材料及操作者的相对运动，均可能因磨擦而产生几千伏的静电电压，当器件与这些带电体接触时，带电体就会通过器件“引出腿”放电，引起器件失效。不仅MOS器件对静电放电损伤敏感，在双极器件和混合集成电路中，此项问题亦会造成严重后果。5.操作过程的损伤问题。操作过程中容易给半导体器件和集成电路带来机械损伤，应在结构设计及装配和安装时引起重视。如引线成形和切断，印制电路板的安装、焊接、清洗，装散热板、器件布置、印制电路板涂覆等工序，应严格贯彻电装工艺规定。6.储存和保管问题。储存和保管不当是造成元器件可靠性降低或失效的重要原因，必须予以重视并采取相应的措施。如库房的温度和湿度应控制在规定范围内，不应导致有害气体存在；存放器件的容器应采用不易带静电及不引起器件化学反应的材料制成；定期检查有测试要求的元器件等。3.2.2半导体集成电路的选择和应用半导体集成电路选择应按如下程序和要求进行：1.根据对应用部位的电性能以及体积、价格等方面的要求，确定所选半导体集成电路的种类和型号；2.根据对应用部位的可靠性要求，确定所选半导体集成电路应执行的规范（或技术条件）和质量等级；3.根据对应用部位其他方面的要求，确定所选半导体集成电路的封装形式、引线涂覆、辐射强度保证等级及单粒子敏感度等；4.对大功率半导体集成电路，选择内热阻足够小者；5.选择抗瞬态过载能力足够强的半导体集成电路；6.选择导致锁定最小注入电流和最小过电压足够大的半导体集成电路；7.尽量选择静电敏感度等级较高的半导体集成电路。如待选半导体集成电路未标明静电敏感度等级，则应进行抗静电能力评价试验，以确定该品种抗静电能力的平均水平。为了确保半导体集成电路的应用可靠性，必须采取如下措施。1.降额。设计电子设备时，对微电路所承受的应力应在额定应力的基础上按GJB/Z35《电子元器件降额准则》降额。2.容差设计。设计电子设备时，应了解所采用微电路的电参数变化范围（包括制造容差、温度漂移、时间漂移、辐射漂移等），并以此为基础，借助于有效的手段，进行容差设计。应尽量利用计算机辅助设计（CAD）手段进行容差设计。3.热设计。温度是影响微电路失效率的重要因素。在微电路工作失效率模型中，温度对失效率的影响通过温度应力系数πT体现。πT是温度的函数，其形式随微电路的类型而异。对微电路来说，温度升高10o～20o约可使πT增加一倍。防过热最终目标是将微电路的芯片结温控制在允许范围内，对高可靠设备，要求控制在100℃以下。微电路的芯片结温决定于自身功耗、热阻和热环境。因此，将芯片结温控制在允许范围内的措施包括控制自身功耗、热阻和热环境。4.防静电。对于静电敏感电路，防静电措施可参考有关著作和国军标。对于静电敏感的CMOS集成电路，在使用中除严格遵守有关的防静电措施外，还应注意:(1)不使用的输入端应根据要求接电源或接地，不得悬空；(2)作为线路板输入接口的电路，其输入端除加瞬变电压抑制二极管外，还应对地接电阻器，其阻值一般取0.2～1MΩ;(3)当电路与电阻器、电容器组成振荡器时，电容器存储电荷产生的电压可使有关输入端的电压短时高于电源电压。为防止这一现象导致锁定，应在该输入端串联限流电阻器（其阻值一般取定时电阻的2～3倍）；(4)作为线路板输入接口的传输门，每个输入端都应串联电阻器（其值一般取50～100Ω），以防止锁定；(5)作为线路板输入接口的逻辑门，每个输入端都应串联电阻器（其值一般取100～200Ω），以防止锁定；(6)对作为线路板输入接口的应用部位，应防止其输入电位高于电源电位（先加信号源后加线路板电源就可导致这一现象发生），以防止锁定。5．防瞬态过载。瞬态过载严重时，使半导体集成电路完全失效。轻微时，也致使半导体集成电路有损伤，使其技术参数降低、寿命缩短。对此必须采取防瞬态过载措施。6.防寄生耦合。寄生耦合可能导致数字电路误码和模拟电路自激。防寄生耦合包括防电源内阻耦合和防布线寄生耦合两个方面。(1)防电源内阻耦合。防电源内阻器耦合的主要措施是在线路板的适当位置，安装电源去耦电容器，以减少电路引出端处的电源输出阻抗。电源去耦电容器配置的原则如下：a.动态功耗电流较大的电路，每个电路的每个电源引出端配一只小容量电源去耦电容器，其品种一般采用独石瓷介电容器，其容量一般限0.01~0.1μF；b.动态功耗电流较小的电路，几个相距较近电路接同一电源的引出端共用一只小容量电源去耦电容器，其品种和容量同a项；c.必要时每块线路板配一只或几只大容量电源去耦电容器，其品种一般采用固体钽电容器，容量一般取10μF。应根据半导体集成电路的有关参数（例如动态功耗电流尖峰）和它所在线路板的情况（例如板上电路总数）确定电源去耦电容器的具体配置。对于54HC/HCT、54HCS/HCTS、54AC/ACT以及54LS、54ACS和54F系列中的中规模集成电路，按上述原则中的a项实施；对上述系列中的小规模集成电路以及4000B系列中的中规模集成电路，按上述b项实施。（2）防布线寄生耦合。半导体集成电路的布线包括与其引出端直接连接相连的连线和由它构成线路的连线。应借助于正确的布线设计减小布线寄生耦合。布线设计的原则如下：a.信号线的长度尽量短，相邻信号线间的距离不应过近；b.信号中含有高频分量且对精度要求不特别高的电路，其地线设计采用大面积接地带方式，要点为电路的地引出端通过尽量短而粗的连线与接地带相连；c.信号的主要成分为低频分量且对精度要求很高的电路，其地线设计采用会聚于一点的分别布线方式，要点为每个电路的每个地引出端都有自己的专用地线，它们最后合聚于线路板或电子设备的一个点。3.2.3半导体分立器件的选择和应用半导体分立器件选择程序和要求如下：1.根据应用部位的性质，在优选目录或系列型谱中选用合适的半导体分立器件的门类。2.根据对应用部位的电性能以及体积、重量、价格等方面的要求，在优选目录或系列型谱中选用合适的半导体分立器件的品种、型号及其生产厂。3.根据对应用部位的可靠性要求，确定所选半导体分立器件应执行的规范（技术条件）和质量保证等级。4.根据对应用部位的环境适应性要求，确定所选半导体分立器件的封装形式、引线涂覆和辐射强度保证等级。选择时还应注意半导体分立器件的抗瞬态过载能力、内热阻和抗静电能力等有关性能指标，并应贯彻最大限度压缩品种的原则。半导体分立器件应用的一般要求如下。1.降额。在使用半导体分立器件时，有意识地使器件实际所承受的应力低于器件的额定应力，这就是对半导体分立器件的降额使用。设计电子设备时，可按GJB/Z35《电子元器件降额准则》对半导体分立器件合理地降额使用。需要降额的主要参数是结温、电压和电流。2.容差设计。设计电子设备时，应适当放宽半导体分立器件的参数允许变化范围（包括半导体分立器件的制造容差、温度漂移、时间漂移、辐射导致的漂移等），以保证半导体分立器件的参数在一定范围内变化时，电子设备仍能正常的工作。只要可能，电路的性能应基于器件（晶体管、二极管）最稳定的参数之上。设计人员在电路的设计中应留有足够的余量，以便适应由于参数漂移引起的电气性能的改变。这些参数如晶体管的hFE（共发射极静态正向电流传输比）、ICBO（发射极开路时集电极直流截止电流）、二极管的VF（直流导通电压）和IR（最大反向电流）。这些参数可能减小或增加到规定数值的两倍。对于公差、温度和时间造成的元器件性能的变化应该采用一般现实的限制；对于那些在使用（寿命）期间稳定性较差的特性，应比稳定性较好的特性给予更宽的限制。半导体器件在其寿命期内参数值会在规定的限制范围内发生变化，因此，就长寿命可靠性来说，设计方案应当能够允许表3.2所列的参数漂移。表3.2器件参数容限参数二极管晶体管硅可控整流器初始增益―±10％匹配增益―±20％漏电流（断路）+100%+100％―恢复、开关时间+20%+20％―正向、饱和结电压降+10%+10％+100％正向、匹配结电压降―±50％齐纳－调整结电压降±20％―齐纳基准结电压降±10％―3.防过热。温度是影响半导体分立器件寿命的重要因素。防过热的主要目的在于把半导体分立器件的结温控制在允许的范围内。一般情况下，硅半导体器件的最高结温为175℃，而锗为100℃，但经常为了提高可靠性而把硅器件最高结温定在175℃以下（甚至低到100℃）。半导体分立器件的结温与热阻、功耗及环境温度有关。热阻包括内热阻、外热阻和接触热阻。内热阻取决于半导体分立器件的设计、材料、结构和工艺，是半导体分立器件自身的属性，在产品详细规范中一般能查到。为了合理控制外热阻及接触热阻，使用半导体分立器件时应进行可靠性热设计。其要点如下：(1)功率半导体分立器件应装在散热器上；(2)散热器的表面积应满足热设计要求；(3)工作于正常大气条件下的型材散热器应使肋片沿其长度方向垂直安装，以便于自然对流。.散热器上有多个肋片时，应选择肋片间距大的散热器；(4)半导体分立器件外壳与散热器间的接触热阻应尽可能小。实现这一要求的措施包括：增大接触面积，接触面保持光洁，必要时接触面可涂上导热膏或加热绝缘硅橡胶片，借助于合适的紧固措施保证紧密接触等；(5)散热器进行表面处理（粗糙度适当并使表面呈黑色），以增强辐射换热；(6).对热敏感的半导体分立器件，安装时应远离耗散功率大的元器件；(7)工作于真空环境中的半导体分立器件，散热器设计时应以只有辐射和传导散热为基础。4.防静电。静电放电对半导体分立器件造成的损伤往往具有隐蔽性和发展性，即静电放电造成的损伤有时难以检查出来，但经过一定时间之后暴露，导致半导体分立器件完全失效，这一点使得防静电措施更有必要。对于静电敏感的半导体分立器件，防静电措施应贯彻于其应用（包括测试、装配、运输和贮存等）的每一个环节中。5.防瞬态过载。电子设备在正常工作或故障时，可能发生某些电应力的瞬态过载（例如启动或断开的浪涌电压、浪涌电流、感性负载反电势等）使半导体分立器件受到损伤。为防止瞬态过载造成的损伤，可采取以下措施：(1)选择过载能力满足要求的半导体分立器件；(2)对线路中已知的瞬态源采取瞬态抑制措施。例如，对感性负载反电势可采取与感性负载并联的电阻与二极管串联网络来加以抑制。当然，如用瞬变抑制管取代一般二极管，则抑制效果更好。(3)对可能经受强瞬态过载的半导体分立器件，应对其本身采取瞬态过载的