康华光-数电-第五版PPT课件6

6.时序逻辑电路的分析与设计6.1时序逻辑电路的基本概念6.2同步时序逻辑电路的分析6.3同步时序逻辑电路的设计6.4异步时序逻辑电路的分析6.5若干典型的时序逻辑集成电路*6.6用Verilog描述时序逻辑电路6.7时序逻辑可编程逻辑器件教学基本要求2、熟练掌握时序逻辑电路的分析方法1、熟练掌握时序逻辑电路的描述方式及其相互转换。3、熟练掌握时序逻辑电路的设计方法4、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用。5、正确理解时序可编程器件的原理及其应用。6、学会用VirelogHDL设计时序电路及时序可编程逻辑器件的方法。6.1时序逻辑电路的基本概念6.1.1时序逻辑电路的模型与分类6.1.2时序电路逻辑的表达6.1时序逻辑电路的基本概念6.1.1时序逻辑电路的模型与分类1.时序电路的一般化模型组合电路IO存储电路ESijkm*电路由组合电路和存储电路组成。*电路存在反馈。结构特征:输出方程:O＝f1(I，S)激励方程:E＝f2(I，S)状态方程:Sn+1＝f3(E，Sn)表达输出信号与输入信号、状态变量的关系式表达了激励信号与输入信号、状态变量的关系式表达存储电路从现态到次态的转换关系式组合电路IO存储电路ESijkm2、异步时序电路与同步时序电路时序电路同步：存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。异步：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。＞＞1DQ0FF0FF1Q1Q1Q0&ZCP1DCPX＞1JC11K＞1JC11K=1Q1“1”Q2Y&Q2Q1FF1FF21DC1&≥1&D0Q0FF0Q0&11DC1D1Q1FF1Q1YACP输出方程A)QQ(Y10A)QQ(D100AQD01激励方程组A)QQ(Qnnn1010AQQnn011状态方程组DQn111.逻辑方程组6.1.2时序电路功能的表达方法状态转换真值表100010001100000000nQ1nQ011nQ10nQYA010100011100010111011101001110输出方程A)QQ(Y10A)QQ(Qnnn1010AQQnn011状态方程组1.根据方程组列出状态转换真值表将状态转换真值表转换为状态表01/000/11111/000/11010/000/00001/000/101状态表nnQQ01YQQnn/1011A=1A=0状态转换真值表010100011100010111011101001110100010001100000000nQ1nQ011nQ10nQYA状态表01/000/11111/000/11010/000/00001/000/101nnQQ01YQQnn/1011A=1A=0101100010/01/00/1101100011/00/11/00/11/02.根据状态表画出状态图CPAQ0Q1Y4.时序图时序逻辑电路的四种描述方式是可以相互转换的状态表01/000/11111/000/11010/000/00001/000/101nnQQ01YQQnn/1011A=1A=0根据状态表画出波形图6.2时序逻辑电路的分析6.2.1分析同步时序逻辑电路的一般步骤6.2.2同步时序逻辑电路分析举例时序逻辑电路分析的任务：分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。6.2时序逻辑电路的分析时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的。所以,分析过程主要是列出电路状态表或画出状态图、工作波形图。分析过程的主要表现形式:6.2.1分析同步时序逻辑电路的一般步骤:1.了解电路的组成：电路的输入、输出信号、触发器的类型等４.确定电路的逻辑功能.3.列出状态转换表或画出状态图和波形图；2.根据给定的时序电路图,写出下列各逻辑方程式：(１)输出方程；(２)各触发器的激励方程;（3）状态方程:将每个触发器的驱动方程代入其特性方程得状态方程.例1试分析如图所示时序电路的逻辑功能。6.2.2同步时序逻辑电路分析举例T0Q0Q0ACP1TC1T1Q1Q11TC1&FF0FF1Y&G1G2电路是由两个T触发器组成的同步时序电路。解：(1)了解电路组成。(2)根据电路列出三个方程组激励方程组:T0=AT1=AQ0输出方程组:Y=AQ1Q0将激励方程组代入T触发器的特性方程得状态方程组nnnnQTQTQTQ1nnnnnQ)AQ(QQAQ1011010(3)根据状态方程组和输出方程列出状态表Y=AQ1Q0nnQAQ010nnnQ)AQ(Q1011nnQQ01Y/QQnn101100/111/01111/010/01010/001/00101/000/000A=1A=0(4)画出状态图nnQQ01Y/QQnn101100/111/01111/010/01010/001/00101/000/000A=1A=01/11/0010011101/01/00/00/00/00/0Q1Q0A/YCPAQ0Q112345678910Y①②nnQQ01Y/QQnn101100/111/01111/010/01010/001/00101/000/000A=1A=0(5)画出时序图(6)逻辑功能分析观察状态图和时序图可知，电路是一个由信号A控制的可控二进制计数器。当A=0时停止计数，电路状态保持不变；当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到11状态，Y输出1，且电路状态将在下一个CP上升沿回到00。输出信号Y的下降沿可用于触发进位操作。1/11/0010011101/01/00/00/00/00/0Q1Q0A/YCPAQ0Q112345678910Y①②例2试分析如图所示时序电路的逻辑功能。CPX＞1JC11K＞1JC11K=1Q1“1”Q2Y&Q2Q1FF1FF2＞1JC电路是由两个JK触发器组成的莫尔型同步时序电路。解：1.了解电路组成。J2=K2=XQ1J1=K1=1Y=Q2Q12.写出下列各逻辑方程式：输出方程激励方程1n111111QnnnQQQ1212XnnnQQQ1QJQnnnKQJ2=K2=XQ1J1=K1=11QJQnnnKQ将激励方程代入JK触发器的特性方程得状态方程1nn21212XXQnnnQQQQ整理得：FF2FF13.列出其状态转换表，画出状态转换图和波形图111nnQQ1212XnnnQQQY=Q2Q1nn12QQYnn/QQ111211100100X=1X=0状态转换表10/100/101/011/000/010/011/001/0状态图X/Y0/00/10/00/000110110Q2Q11/01/01/1001101101/0nn12QQYnn/QQ111210/100/11101/011/01000/010/00111/001/000X=1X=0画出状态图根据状态转换表，画出波形图。nnQQ011011nnQQ1100011001111000010010110100A=1A=0ZCPAQ0Q1Z10011100110110Q2Q1X/Y0/00/11/00/01/00/01/1001101101/0Q2Q1•X=0时0001101100111001电路功能：可逆计数器•X=1时Y可理解为进位或借位端。电路进行加1计数电路进行减1计数。４.确定电路的逻辑功能.例3分析下图所示的同步时序电路。＞＞＞&CP1DQ0Z1FF0Z0Z2FF2FF1Q2Q1Q0Q2Q11D1DC1C1C1DQn1nnnnQDQDQQD1201010激励方程组输出方程组Z0=Q0Z1=Q1Z2=Q21.根据电路列出逻辑方程组:得状态方程nnnnnnnQDQQDQQQDQ12120111010102.列出其状态表将激励方程代入D触发器的特性方程得状态方程DQn1nnnQQQ0112101+112nnnQQQ110111100110010101001100110011100010010001001000状态表3.画出状态图000001100011010110101111Q2Q1Q0nnnQQQ0112101+112nnnQQQ110111100110010101001100110011100010010001001000状态表3.画出时序图CPQ0Q2Q1TCP由状态图可见，电路的有效状态是三位循环码。从时序图可看出，电路正常工作时，各触发器的Q端轮流出现一个宽度为一个CP周期脉冲信号,循环周期为3TCP。电路的功能为脉冲分配器或节拍脉冲产生器。CPQ0Q2Q1TCP000001100011010110101111Q2Q1Q04、逻辑功能分析米利型和穆尔型时序电路组合电路IO存储电路ESijkm组合电路CP或CP电路的输出是输入变量A及触发器输出Q1、Q0的函数，这类时序电路亦称为米利型电路米利型电路组合电路IO存储电路ESijkmCP或CP组合电路电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变量，这类电路称为穆尔型电路穆尔型电路6.3同步时序逻辑电路的设计6.3.1设计同步时序逻辑电路的一般步骤6.3.2同步时序逻辑电路设计举例6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。6.3.1设计同步时序逻辑电路的一般步骤由给定的逻辑功能建立原始状态图和原始状态表状态化简状态分配选择触发器类型确定激励方程组和输出方程组画出逻辑图并检查自启动能力同步时序电路的设计过程(1)根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简-----求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。CP①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表。(3)状态编码（状态分配）；(4)选择触发器的类型(6)画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程；（M:状态数;n:触发器的个数）2n-1M≤2n例1用D触发器设计一个8421BCD码同步十进制加计数器。8421码同步十进制加计数器的状态表nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次态现态计数脉冲CP的顺序6.3.2同步时序逻辑电路设计举例nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次态现态计数脉冲CP的顺序(2)确定激励方程组00000001000111100110101000101100010010003D2D1D0D激励信号D3、D2、D1、D0是触发器初态的函数D3、D2、D1、D0、是触发器初态还是次态的函数？01010101××××00××10011001××××10××D0D1Qn1Qn3Qn2Qn0Qn1Qn3Qn2Qn0画出各触发器激励信号的卡诺图00101101××××00××D2Qn1Qn3Qn2Qn000000010××××10××D3Qn1Qn3Qn2Qn0nnnnnQQQQQD012033nnnnnnnQQQQQQQD01202122nnnnnQQQQQD01301