DSP5402部分翻译

TMS320VC5402文档翻译PoweredbyPanda.CAnhuiUniversityofArchitectureSchoolofElectronicsandInformationEngineeringMyHomepage@BaiduFollowMe:@Renren@SinaMircoBlogContents1芯片特征32描述43TMS320VC5402GGU管脚分配表54终端功能75内存125.1带有自举加载功能的片上ROM..............................125.2片上RAM..........................................135.3内存映射...........................................145.3.1可再定位的中断向量表...............................145.4拓展的程序内存.......................................156片上外设156.1软件可编程等待状态发生器................................166.2可编程分区选择等待状态..................................176.3并行I/O口.........................................176.4增强的8位主机接口....................................176.5多通道缓冲串行口......................................186.6硬件定时器..........................................196.7时钟发生器..........................................196.8DMA控制器.........................................206.8.1特点.........................................206.8.2DMA内存映射...................................216.8.3DMA优先等级...................................216.8.4DMA源/目标地址修正..............................216.8.5DMA在自动初始化模式..............................216.8.6DMA转移计数...................................216.8.7DMA在双字模式下的转移............................226.8.8DMA通道索引寄存器...............................226.8.9DMA中断......................................226.8.10DMA控制同步事件................................226.8.11DMA通道中断选择................................237内存映射寄存器238McBSP控制寄存器和子地址259DMA子分区寻址寄存器2610中断271芯片特征具有三条独立16位数据存储总线和一条程序存储总线的高级多总线结构40位算术逻辑单元,包括一个40位的桶状移位器和两个独立的40位累加器17×17位并行乘法器与一个40位的专用累加器连用,可以完成非流水线的单循环乘/累加运算(MAC)为译码器的加/比较选择提供比较,选择和存储单元(CSSU)具有指数译码器,可以在一个周期内计算出单个40位累加器数值的指数具有八个辅助寄存器的两条地址发生器以及两个辅助寄存器算术运算单元具有总线保持功能的数据总线最大可拓展至1M×16位可寻址外部程序空间的取址模式具有4K×16位的片上ROM具有16K×16K的双存取片上RAM可使用程序代码的单指令重复操作和块重复操作可使用块内存移位指令,以获得高效的程序和数据管理具有单个32位字长操作数的指令可使用两个或三个操作数读指令可使用并行存储和并行载入的算术指令条件存储指令快速终端返回片上外设{软件可编程等待状态发生器和可编程分区切换电路{片上锁相环PLL始终发生器,带有内部振荡器或用外部时钟源{两个多通道的缓冲串口(McBSPs){加强的8位并行主机接口端口{两个16位的定时器{六通道直接内存访问控制器可用IDLE1,IDLE2和IDLE3指令控制功耗,以工作在低功耗模式下时钟关断控制,以断开时钟输出信号CLKOUT具有基于扫描的片上硬仿真逻辑,IEEE1149.1标准(JTAG)的边缘逻辑扫描在3.3V电源(1.8V的核)下,单周期定点指令执行时间为10ns,相应的CPU运行速度100MIPS可获得144个引脚的塑料的LQFP(PGE后缀)和一个144个引脚的球栅格阵列(BGA后缀)注意:这张数据清单是为用来和TMS320C5000DSP家族功能上协调而设计的.(文献号SPRU307)请注意关于通用性,标准授权和在德州半导体产品应用中的重要注意事项,以及这张数据清单底部的免责声明.32描述TMS320VC5402定点数字信号处理器(若没有特别说明以后用5402表示)是以改进的哈佛结构为基础的,拥有1条程序内存总线和3条数据内存总线.这个处理器提供一个高度并行的算术逻辑单元(ALU),特殊应用的硬件逻辑单元,片上内存和额外的片上外设,这些处理机还提供高度专用化的指令集,这些指令集是DSPs操作灵活性和速度的基础.独立的程序和数据空间允许同时访问程序指令和数据,为高度并行提供可能.两次读操作和一次写操作可在一个机器周期内完成.具有并行存储和特殊应用的指令可以有效地应用在这种结构中.再者,数据可以在数据和程序空间间传输.此类并行功能支持一系列强大的算数,逻辑和位操作运算,并能在一个机器周期内完成.,还有,5402包括控制器件,可以处理终端,重复操作和函数调用.Figure1:TMS320VC5402封装(俯视图)NC表示无内部连接当CVDD为CPU内核供电时,DVDD同时为I/O管脚供电.VSS是I/O管脚和CPU内核的共地点TMS320VC5402PGE(144引脚LQFP)封装与'LC548,'LC/VC549以及'VC5410是引脚兼容的4Figure2:TMS320VC5402GGU封装(仰视图)TMS320VC5402GGU(144引脚BGA)可以兼容'LC548,'LC/VC549的封装,下面的引脚分配列表列出了各个信号球体和BGA球形数.3TMS320VC5402GGU管脚分配表5Figure3:TMS320VC5402GGU(144引脚BGA)的引脚分配表封装64终端功能下面的表格根据功能分组列出了各个信号,功能和操作模式.7891011Figure4:TMS320VC5402GGU(144引脚BGA)的引脚分配表封装5内存5402器件提供片上的ROM和RAM内存来支持系统性能与集成度.5.1带有自举加载功能的片上ROM5402以一个4K-字×16位的片上可屏蔽的ROM为特征.用户可以根据任何特殊应用的内容安排5402的ROM的可编程空间.一项安全选项可获得去保护通用的ROM.在TMS320C54XDSPCPU和外设参考集有这项安全选项的描述.注意只有ROM安全选项,不是ROM/RAM选项,在5402上可获得的.一个自举加载器在标准5402的片上ROM是可获得的.自举加载器是在加电下用来自动将用户的代码从一个外部源到程序内存的任何位置.如果在硬件复位期间MP/!MC引脚为低电平,程序在片上ROM的FF80h位置执行.这个位置包含了一串指令来引导自举加载器程序开始运行.标准的5402自举加载器提供了不同的下载代码的方式来适应不同的系统要求.并行的8位或16位宽的EPROM并行的8位或16位模式的I/O空间从8位或16位串口的串行加载模式从8位或16位串口的串行加载模式主机接口加载图5显示标准的片上ROM布局.12Figure5:标准的片上ROM布局5.2片上RAM5402器件包括16K×16位的片上可双访问的RAM(DARAM).DARAM是由两8K字块组成DARAM中的每个块可以支持一个周期内两次读操作或一次读和以写操作.DARAM位于数据空间的0060h到3FFFh地址范围内,然后可以通过置OVLY位为1映射到程序/数据空间.135.3内存映射Figure6:内存映射5.3.1可再定位的中断向量表复位,中断和中断向量是在程序空间被分配地址的.这些向量是可软件控制的—意味着当执行中断时,处理机通过中断地址下载程序计数器PC,然后在向量位置执行代码.在各个向量位置四个字被保存来适应延时分支指令,两个一字节指令或一个两字节指令,允许以最少的辅助操作来分支到合适的中断服务程序.在器件复位时,复位信号,中断和中断向量被映射到程序空间的FF80h地址.然而在器件复位后,这些向量可以被重新映射到程序空间的任何一个128字页的开始地址.根据合适的128字页边界地址这项操作可以通过下载在PMST寄存器中的中断向量指针位IPTR来完成.加载IPTR后,任何用户中断或中断向量被映射到新的128字页空间.注意：硬件复位!RS复位向量不可以被重新映,因为硬件复位信号只用一秒钟下载IPTR.因此,复位向量经常在程序空间的FF80h地址被取用.Figure7:处理机模式状态寄存器PMST145.4拓展的程序内存5402用在程序空间的一个拓展程序方案来允许访问到1024的程序内存位置.为了实现这个方案,5402包括了一些特性,在548/549器件中同样会出现：二十根地址线,代替十六根额外的内存映射寄存器,XPC寄存器,定义页分区.这个寄存器被内存映射到数据空间的001Eh地址.在硬件复位时,XPC被初始化为0.为寻址拓展程序空间的六个额外的指令.这些指令影响着XPC.-FB[D]pmad(20bits)￿长分支-FBACC[D]Accu[19:0]￿长分支到在累加器A或累加器B中特定值的位置-FCALL[D]pmad(20bits)￿长调用-FCALA[D]Accu[19:0]￿长调用到在累加器A或累加器B中特定值的位置-FRET[D]￿长返回-FRETE[D]￿带有中断使能的长返回除了这些新的指令,在5402里两个54x指令被拓展到20位：-READA数据内存(用20-bit累加地址)-WRITA数据内存(用20-bit累加地址)其他的指令,软中断和硬中断并不更改XPC寄存器,并且只到达当前页面内的内存.在5402里的程序内存被组织为16页,每页64K长度,如图8.所示.Figure8:拓展的程序内存6片上外设5402器件有如下外设：带有可编程的分区开关等待的软件可编程的等待状态发生器一个增强的8位主机接口HPI8两个多通道缓存串行口McBSP一个带有PLL的时钟发生器一个直接内存访问控制器DMA156.1软件可编程等待状态发生器5402软件可编程等待发生器可以拓展到外部总线周期到14个机器周期.提供更多的14个等待状态的设备可以用硬件READY线连接.当所有的外部访问入口被配置成零等待状态时,等待状态发送器的内部时钟自动的出于无效状态.关闭等待状态时钟发送器可以减少5402的功耗.软件等待状态寄存器SWWSR控制等待状态发送器的操作.SWWSR的14个低位总线指定内嵌的等待状态的次序(0到7),为了外部内存可访问的五个独立的地址范围.Figure9:软件等待状态寄存器SWWSR[内存映射寄存器MMR地址0028h]Figure10:软件等待状态寄存器(SWWSR)位域软件等待状态控制寄存器(SWCR)的软件等待状态乘法位