Ch01概述

2009/7/15集成电路设计集成电路设计2009年陈莹梅22目录第1章集成电路设计概述第2章IC制造材料、结构与理论第3章IC基本工艺第4章集成电路器件工艺第5章MOS场效应管特性第6章集成电路器件及SPICE模型第7章SPICE数模混合仿真程序的设计流程及方法第8章集成电路版图设计与工具第9章模拟集成电路基本单元第10章数字集成电路基本单元与版图第11章集成电路数字系统设计基础第12章集成电路的测试和封装IC设计的基础知识33第一章集成电路设计概述¾1.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围44认识晶圆和集成电路55裸片66键合(连接到封装的引脚)77封装，成品88应用99¾1.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围1010„1947年12月16日,美国贝尔实验室(Bell-Lab),WilliamShockley领导的研究小组发现了晶体管效应。„1948年6月向全世界公布。„1956年，W.Shockley,JohnBardeen,WalterBrattain获诺贝尔物理奖,‘fortheirresearchesonsemiconductorsandtheirdiscoveryofthetransistoreffect’图1.1最原始的点接触式晶体管1.1集成电路的发展1111硅时代的飞跃—集成电路的诞生Fig1.2JackKilby’sfirstIntegratedCircuits(IC)oftheworld1212表1.1集成电路工艺、电路规模和产品的发展概况P-IV,手机芯片等P-III专用处理器,虚拟现实机,灵巧传感器16位32位微处理器,复杂外围电路8位微处理器,ROMRAM计数器,复接器,加法器平面器件,逻辑门,触发器结型晶体管和二极管结型晶体管典型产品50M10M1M-10M20K-1M1K-20K100-1K1011产品芯片上大约晶体管数目SOCGSIULSIVLSILSIMSISSI分立元件晶体管工艺200320001990198019711966196119501947年份1313摩尔定律(Moore’sLaw)„Moore'slaw:thenumberofcomponentsperICdoublesevery18months.„Moore'slawholdtothisday.1414Intel的CPU验证摩尔定律1515Fig1.4Intel4004Micro-Processor„by1971the4004thefirst4-bitmicroprocessorwasinproduction.The4004wasa3chipsetwitha2kbitROMchip,a320bitRAMchipandthe4bitprocessoreachhousedina16pinDIPpackage.The4004processorrequiredroughly2,300transistorstoimplement,usedasilicongatePMOSprocesswith10µmlinewidths,hada108kHzclockspeedandadiesizeof13.5mm2.1616IntelPentium(II)---1997Fig1.50.35µmCMOSdiesize:209mm2171780年代以后—DRAM的发展1G2003$5755P3M0.25umCMOS204mm2256M1998$5755P3M0.35umCMOS170mm264M1994$2754P2M0.5umCMOS130mm216M1991$1243P2M0.8umCMOS95mm24M1988$1003P1.2umCMOS75mm21M1986$512P2umNMOS45mm2256K1982价格工艺面积容量时间表1.2181812英寸(300mm)0.09微米是目前量产最先进的CMOS工艺线关心工艺线1919集成电路技术发展趋势1)特征尺寸：微米→亚微米→深亚微米，目前的主流工艺是0.35、0.25和0.18μm，0.15和0.13μm已开始走向规模化生产；2)电路规模：SSI→SOC；3）晶圆的尺寸增加,当前的主流晶圆的尺寸为8英寸,正在向12英寸晶圆迈进；4）集成电路的规模不断提高,最先进的CPU(P-IV)已超过4000万晶体管,DRAM已达Gb规模；20205）集成电路的速度不断提高,人们已经用0.13μmCMOS工艺做出了主时钟达2GHz的CPU；10Gbit/s的高速电路和6GHz的射频电路；6）集成电路复杂度不断增加，系统芯片或称芯片系统SoC(System-on-Chip)成为开发目标；7）设计能力落后于工艺制造能力；8）电路设计、工艺制造、封装的分立运行为发展无生产线（Fabless）和无芯片（Chipless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。集成电路技术发展趋势21211.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围2222„集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造(IDM，IntegratedDeviceManufacture)的集成电路实现模式。„近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。IDM与Fabless集成电路实现2323FablessandFoundry:Definition无生产线与代工:定义„WhatisFabless?ICDesignbasedonfoundries,i.e.ICDesignunitwithoutanyprocessownedbyitself.„WhatisFoundry?ICmanufactorypurelysupportingfablessICdesigners,i.e.ICmanufactorywithoutanyICdesignentityofitself.2424RelationofF&F(无生产线与代工的关系)LayoutChipDesignkitsInternetFoundryFabless设计单位代工单位2525RelationofFICD&VICM&Foundry无生产线IC设计-虚拟制造-代工制造FoundryIFoundryIIFICD:FablessICDesignerVICM:VirtualICManufacture(虚拟制造)(MOSIS,CMP,VDEC,CIC,ICC…)FICD1FICD2FICD3FICD4FICDnVICMVICM2626FablessICDesign+FoundryICManufactureFablessFoundryDesignkits2727ProcessDesignKits„PDKstandsforProcessDesignKits.It’sabstractdefinitioniseverythingaCircuitDesigndevelopmentteamneedstoknowaboutaprocesstechnologytododevice-leveldesignasviewedthroughtheCadenceelectronicdesignenvironment.„Adesignenvironmentthatincludesschematicsymbols,simulationmodels,andlayoutgeneration.LayoutSchematicL=2W=10Model:2.5VNPNSimulation28281.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围2929国内可用Foundry(代客户加工)厂家厂家工艺备注华晶上华0.6μmCMOS4μmBiCMOS纯代工,已可用上海先进1μmCMOS已可用上海贝岭CMOS已可用华虹NEC0.5/0.35μmCMOS2000年下半年可用华越2μm双极性硅已可用首钢NEC1.2/0.8μmCMOS可用3030国内在建、筹建Foundry(代客户加工)厂家„上海:“中芯”，8”,0.25μm,2001.10„“宏力”，8”,0.25μm,2002.10„“华虹-II”，8”,0.25μm,筹建„台积电(TSMC),已宣布在松江建厂„北京:首钢NEC,8”,0.25μm,筹建„天津:Motolora,8”,0.25μm,动工„苏州:联华(UMC),已宣布在苏州建厂3131表1.4境外可用Foundry工艺厂家Peregrine(SOI/SOS)Vitesse(GaAs/InP)IBM/Jazz(SiGe)OMMIC(GaAs)Win(稳懋)(GaAs)Agilent(CMOS)AMS(CMOS/BiCMOS)UMC(联华)(CMOS/BiCMOS)OrbitSTM(CMOS/BiCMOS)Dongbu(东部)Chartered(特许)(CMOS/BiCMOS)TSMC(台积电)(CMOS/BiCMOS)美国欧洲韩国新加坡台湾3232芯片工程与多项目晶圆计划„ManyICsfordifferentprojectsarelaidononemacro-ICandfabricatedonwafers„Thecostsofmasksandfabricationisdividedbyallusers.Thus,thecostpaidbyasingleprojectislowenoughespeciallyforR&D„TheriskoftheIC’sR&DbecomeslowSingleICMacro-ICMPW(layout)(layout/masks)(wafer→macro-chip→singlechip)3333多项目晶圆技术Chip1Chip1Chip6Chip2Chip5Chip4Chip3$30000$30000$50003434表1.5射光所已开辟的的代工渠道和工艺0.5μmSOI/SOSCMOSPeregrine120.2/0.15μmGaAs-PHEMTOMMIC111μmGaAsHBT0.15μmGaAs-PHEMTWIN(台湾稳懋)100.18μmCMOS90.25μmCMOSSTM80.18μmCMOS70.25μmCMOSSMIC(中芯国际)60.18μmCMOS50.25μmCMOSChartered(特许)40.18μmCMOS(RF)30.25μmCMOS(RF)20.35μmCMOSTSMC(台积电)1工艺代工厂家序号3535清华大学设计的电路南通工学院设计的电路东南大学射光所应用MPW制作芯片情况„以多项目晶圆形式完成了0.35微米CMOS、0.25微米CMOS、0.18微米CMOS和砷化镓等工艺的多批次共100多种集成电路的设计、制造和测试。3636集成电路设计技术的内容„国内外可用生产线资源(工艺,价格,服务)的研究和开发„可用生产线工艺文件(Tech-files)的建立„元件库(Cell-libraries)的开发„具有知识产权的单元电路、系统内核(IP-cores)功能模块的开发和利用„系统芯片(SoC)设计„多项目晶圆的开发与工艺实现„芯片测试系统和方法的研究3737MeasurementSystemofUltra-High-SpeedICsDCSupplierR&S10MHz-40GHzSignalSourceAgilent83484AAgilent86100ACost:US$400000ProbeStation38381.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围39391.4集成电路设计需要的知识范围1)系统知识计算机/通信/信息