触发器时序逻辑电路习题答案

第4章触发器4.3若在图4.5电路中的CP、S、R输入端，加入如图4.27所示波形的信号，试画出其Q和Q端波形，设初态Q=0。SRCP图4.27题4.3图解：图4.5电路为同步RS触发器，分析作图如下：SRCPQ4.5设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。Q11J1C11KCP●Q3＞1CP1TC11JC11KCPQ2●＞＞1DC1CPQ61JC11K＞●Q4CPCP1S1RQ5C1●●CP图4.28题4.5图解：QQnn111QQnn212QQnn313QQnn414QQnn515QQnn616Q1CPQ2Q3Q4Q5Q64.6试写出图4.29(a)中各触发器的次态函数（即Q1n+1、Q2n+1与现态和输入变量之间的函数式），并画出在图4.29（b）给定信号的作用下Q1、Q2的波形。假定各触发器的初始状态均为Q=0。Q1&≥1CPAB1SC11R＞CP＞1DC1=1ABQ1Q2Q2(a)BA(b)图4.29题4.6图解：由图可见：QBAABQnn111)(BAQn12BAQ2Q14.7图4.30（a）、（b）分别示出了触发器和逻辑门构成的脉冲分频电路，CP脉冲如图4.30（c）所示，设各触发器的初始状态均为0。（1）试画出图（a）中的Q1、Q2和F的波形。（2）试画出图（b）中的Q3、Q4和Y的波形。≥111D＞C11D＞C1CPY（b）（c）CP=1＞1D＞1DRC1Q1Q2FCP（a）C1QQQ4Q3QQ图4.30题4.7图解：（a）QQnn211QQnn112QF1CPR2=Q1低电平有效CPQ1Q2F（b）QQQnnn4313QQQnnn4314QQYnn43CP3=CP上降沿触发CP4=CP下降沿触发CPQ3Q4Y4.8电路如图4.31所示，设各触发器的初始状态均为0。已知CP和A的波形，试分别画出Q1、Q2的波形。＞1J＞1J1KC1CPC1QQ=1Q2Q11KA1ACP图4.31题4.8图解：由图可见QQnn111QQAQnnn2112ACPQ1Q24.9电路如图4.32所示，设各触发器的初始状态均为0。已知CP1、CP2的波形如图示，试分别画出Q1、Q2的波形。1D＞C11D＞C1CP1Q2QQ1R1RQ1CP2QCP1CP2图4.32题4.9图解：111Qn112QnQRD21QRD12CP1CP2Q1Q2第5章时序逻辑电路5.1分析图5.39时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动。FF0FF11JC11K1JC11K1JC11K●●CP1●FF2Q0Q1Q2●图5.39题5.1图解：驱动方程：J0=K0=1,J1=K1=Q0,J2=K2=Q0Q1状态方程：QQnn010，QQQQQnnnnn101011，QQQQQQQnnnnnnn21021012状态转换图：110111101011010001000Q0Q2Q1100功能：同步三位二进制加法计数器，可自启动。5.5用JK触发器和门电路设计满足图5.43所示要求的两相脉冲发生电路。图5.43题5.5图解:分析所给波形，可分为4个状态，00、01、11、01、00，由于有2个状态相同但次态不同，在实现途径上采用设计一个4进制计数器，再通过译码实现。计数器采用同步二进制加法计数器，其状态方程如下：QQnn010QQQQQnnn101011采用JK触发器，把上述状态方程与其特性方程比较系数，可见J0=K0=1，J1=K1=Q0，设计电路如下：11JC11K1JC11KFF1FF0CP1Q0Q11&Y0Y1分析图示电路，可得其工作波形如下所示，可见满足题目要求。CPQ0Q1Y0Y15.6试用双向移位寄存器74194构成6位扭环计数器。解：作状态转换图如下：用74194实现，首先扩展成8位移位寄存器；其次反馈形成扭环形计数器；解决启动的方法可采用清零或者置数法。此处采用清零法。5.7由74290构成的计数器如图5.44所示，分析它们各为几进制计数器。图5.44题5.7图解：CP1=CP,S91=S92=0，R01=R02=Q3。电路的基本连接形式是5进制计数器，采用反馈清零法形成4进制计数器。其状态转换图如下：CP1=CP,S91=S92=0，R01=Q1，R02=Q2。电路的基本连接形式是5进制计数器，采用反馈清零法形成3进制计数器。其状态转换图如下：CP0=CP,CP1=Q0，S91=S92=0，R01=R02=Q3。电路的基本连接形式是10进制计数器，采用反馈清零法形成8进制计数器。其状态转换图如下：CP0=CP,CP1=Q0，S91=S92=0，R01=Q0，R02=Q3。电路的基本连接形式是10进制计数器，采用反馈清零法形成9进制计数器。其状态转换图如下：5.8试画出图5.45所示电路的完整状态换图。图5.45题5.8图解：EP=ET=1，RD=1，LD=Q2，DCBA=Q3100。电路采用反馈置数法，且2次所置的数不同。采用反馈置数法形成10进制计数器。其状态转换图如下：试用74161设计一个计数器，其计数状态为0111～1111。解:作状态转换图，并作电路图如下:5.10试分析图5.46所示电路，画出它的状态图，说明它是几进制计数器。图5.46题5.10图解:分析图示电路，可见采用反馈清零法实现10进制计数器，其状态转换图如下:5.11试用74160构成二十四进制计数器，要求采用两种不同的方法。解：74160为同步10进制加法计数器，功能表及管脚与74161相同。实现24进制计数器的途径是：先用2片74160扩展为100进制计数器，然后采用反馈清零法或者反馈置数法实现24进制计数器。反馈清零法：LD=1，反馈置数法：RD=1，DCBA=0000讨论：也可用74160分别实现4进制和6进制计数器，然后级联；或者分别实现3进制和8进制计数器，然后级联。5.12试设计一个能产生011100111001110的序列脉冲发生器。解：采用计数器＋数据选择器的实现途径。按题意应有一个15进制计数器和一个16选1数据选择器。计数器采用74161通过反馈置数法实现，数据选择器采用2片74151扩展构成。电路图如下：5.13设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表5.14规定的顺序转换状态。表中的1表示灯“亮”，0表示灯“灭”。解：分析题目要求，方案一可用8进制计数器和3个数据选择器实现；方案二用计数器和门电路实现。此处采用方案二设计电路如下。5.14试用JK触发器和与非门设计一个11进制加计数器。解：作状态转换表如下：K0=15.15试用JK触发器（具有异步清零功能）和门电路采用反馈清零法设计一个9进制计数器。解：依据题意，先用4个JK触发器组成4位二进制计数器，然后利用反馈清零法实现9进制计数器。上述电路存在的问题是：如果FF0或者FF3先清零，则RD端的清零信号消失，FF1、FF2可能达不到清零的目的。改进的电路如下图所示，电路中利用了基本RS触发器的记忆功能。