搜索
第四章存储器4.1概述4.2主存储器4.3高速缓冲存储器4.4辅助存储器4.1概述一、存储器分类1.按存储介质分类(1)半导体存储器(2)磁表面存储器(3)磁芯存储器(4)光盘存储器易失TTL、MOS磁头、载磁体硬磁材料、环状元件激光、磁光材料非易失(1)存取时间与物理地址无关（随机访问）•顺序存取存储器磁带4.12.按存取方式分类(2)存取时间与物理地址有关（串行访问）•随机存储器RAM•只读存储器ROM•直接存取存储器磁盘（部分串行）在程序的执行过程中可读可写在程序的执行过程中只读FlashMemory存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态RAM动态RAM3.按在计算机中的作用分类4.1主存储器MROM：MaskedROMPROM:ProgrammableROMEPROM:ErasableProgrammableROMEEPROM:ElectricallyErasableProgrammableROM4.1高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／1.存储器三个主要特性的关系二、存储器的层次结构CPUCPU主机4.1Cache缓存CPU主存辅存2.缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器10ns20ns200nsms虚地址逻辑地址实地址物理地址主存储器4.1（速度）（容量）123567894CU控制单元CPUPC控制器IR…运算器MQACCALUXI/O4.2主存储器主存储器MDRMAR存储体一、概述1.主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR....................地址总线数据总线读写2.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写4.2高位字节地址为字地址设地址线24根按字节寻址按字(32位)寻址字地址字节地址111098765432108403.主存中存储单元地址的分配4.2224=16M4M请问：主机存储容量为4GB，按字节寻址，其地址线位数应为多少位？数据线位数多少位？按字寻址（16位为一个字）,则地址线和数据线各是多少根呢？4.2数据在主存中的存放设存储字长为64位（8个字节），即一个存取周期最多能够从主存读或写64位数据。读写的数据有4种不同长度:8位16位32位64位字节半字单字双字存储字64位（8个字节）不浪费存储器资源的存放方法现有一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字。4种不同长度的数据一个紧接着一个存放。优点是不浪费宝贵的主存资源，但存在的问题是：当访问的一个双字、单字或半字跨越两个存储单元时，存储器的工作速度降低了一半，而且读写控制比较复杂。从存储字的起始位置开始存放的方法无论要存放的是字节、半字、单字或双字，都必须从存储字的起始位置开始存放，而空余部分浪费不用。优点是：无论访问一个字节、半字、单字或双字都可以在一个存储周期内完成，读写数据的控制比较简单。缺点是：浪费了宝贵的存储器资源。存储字64位（8个字节）从存储字的起始位置开始存放存储字64位（8个字节）0181624329172533210183111941220513216142271523263427283635293730313938边界对齐的数据存放方法此方法规定，双字地址的最末3个二进制位必须为000，单字地址的最末两位必须为00，半字地址的最末一位必须为0。它能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储器资源仍然有浪费。(2)存储速度4.主存的技术指标(1)存储容量主存存放二进制代码的总数量读出时间写入时间存储器的访问时间•存取时间•存取周期读周期写周期连续两次独立的存储器操作（读或写）所需的最小间隔时间4.2(3)存储器的带宽位/秒如存取周期为500ns，每个存取周期可访问16位，则带宽为32M位/秒芯片容量二、半导体存储芯片简介1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路1K×4位16K×1位8K×8位片选线读/写控制线地址线……数据线……地址线（单向）数据线（双向）1041411384.2存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器32片当地址为65535时，此8片的片选有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位4.20,015,015,70,7读/写控制电路地址译码器字线015…………16×8矩阵…………07D07D位线读/写选通A3A2A1A0……2.半导体存储芯片的译码驱动方式(1)线选法（16*8位线选存储器芯片）4.200000,00,7…0……07……D07D读/写选通A3A2A1A0A40,310,031,031,31Y地址译码器X地址译码器32×32矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……(2)重合法（1K*1位重合法存储器芯片）00000000000,031,00,31……I/OD0,0读三、随机存取存储器(RAM)1.静态RAM(SRAM)(1)静态RAM基本电路A´触发器非端1T4T~触发器5TT6、行开关7TT8、列开关A触发器原端4.2T1~T4T5T6T7T8A´A写放大器写放大器DIN写选择读选择DOUT读放位线A位线A´列地址选择行地址选择T1~T4A´T1~T4T5T6T7T8A写放大器写放大器DIN写选择读选择读放位线A位线A´列地址选择行地址选择DOUT(2)静态RAM基本电路的读操作行选T5、T6开4.2T7、T8开列选读放DOUTVAT6T8DOUTT1~T4T5T6T7T8A´ADIN位线A位线A´列地址选择行地址选择写放写放读放DOUT写选择读选择(3)静态RAM基本电路的写操作行选T5、T6开两个写放DIN4.2列选T7、T8开（左）反相T5A´（右）T8T6ADINDINT7(4)静态RAM芯片举例①Intel2114（1K*4位）外特性存储容量1K×4位4.2......I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel2114DD预充电信号读选择线写数据线写选择线读数据线VCgT4T3T2T11(1)动态RAM基本单元电路2.动态RAM(DRAM)－电容存储信息数据线CsT字线DDV0101104.2T3T2T1T无电流有电流三管式动态RAM一管式动态RAM读出与原存信息相反读出时数据线有电流为“1”(2)单管动态RAM4116(16K×1位)外特性4.2时序与控制行时钟列时钟写时钟WERASCAS缓存器行地址缓存器列地址A'6A'0存储单元阵列基准单元行译码列译码器再生放大器列译码器读出放大基准单元存储单元阵列行译码I/O缓存器数据输出驱动数据输入寄存器DINDOUT~DINDOUTA'6A'0~(3)动态RAM时序行、列地址分开传送写时序行地址RAS有效写允许WE有效(高)数据DOUT有效数据DIN有效读时序4.2行地址RAS有效写允许WE有效(低)列地址CAS有效列地址CAS有效(4)动态RAM刷新刷新实质:先将原存信息读书,再由刷新放大器形成原信息并重新写入的再生过程.1、集中刷新2、分散刷新3、异步刷新①集中刷新（存取周期为0.5μs）“死时间率”为32/4000×100%=0.8%“死区”为0.5μs×32=16μs周期序号地址序号tc0123967396801tctctctc3999VW0131读/写或维持刷新读/写或维持3968个周期（1984）32个周期（16）刷新时间间隔（2ms）刷新序号•••••••μsμstcXtcY••••••以32×32矩阵为例tC=tM+tR读写刷新无“死区”，但存取周期长了，系统速度降低了。②分散刷新（存取周期为1μs）(存取周期为0.5μs+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个读写周期4.2以128×128矩阵为例③分散刷新与集中刷新相结合对于128×128的存储芯片（存取周期为0.5μs）将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5μs若每隔15.6μs（2000μs÷128）刷新一行而且每行每隔2ms刷新一次若每隔2ms集中刷新一次“死区”为64μs4.23.动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存4.2芯片容量内容回顾:半导体存储芯片的基本结构译码驱动存储矩阵读写电路1K×4位16K×1位8K×8位片选线读/写控制线地址线……数据线……地址线（单向）数据线（双向）1041411384.20,015,015,70,7读/写控制电路地址译码器字线015…………16×8矩阵…………07D07D位线读/写选通A3A2A1A0……内容回顾:译码驱动方式(1)线选法（16*8位线选存储器芯片）4.200000,00,7…0……07……D07D读/写选通A3A2A1A0A40,310,031,031,31Y地址译码器X地址译码器32×32矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……(2)重合法（1K*1位重合法存储器芯片）00000000000,031,00,31……I/OD0,0读内容回顾:内容回顾:DRAM和SRAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存4.2四、存储器与CPU的连接1.存储器容量的扩展(1)位扩展（增加存储字长）用2片1K×4位存储芯片组成1K×8位的存储器10根地址线8根数据线DD••••D0479AA0•••21142114CSWE4.2(2)字扩展（增加存储字的数量）用2片1K×8位存储芯片组成2K×8位的存储器11根地址线8根数据线1K×8位1K×8位D7D0•••••••••••••••••WEA1A0•••A94.2CS0A101CS1存储器与CPU的连接:字、位扩展用8片1K×4位存储芯片组成4K×8位的存储器8根数据线12根地址线WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片选译码................4.21K×41K×41K×41K×41K×41K×41K×41K×42.存储器与CPU的连接(1)地址线的连接(2)数据线的连接(3)读/写线的连接(4)片选线的连接(5)合理选用芯片(6)其他时序、负载4.2例4.1解:(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A12A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位4.2(3)分配地址线A10~A0接2K×8位ROM的片内地址线A9~A0接1K×4位RAM的片内地址线(4)确定片选信号CBA0110000000000000A15A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1片ROM1K×4位2片RAM4.22K×8位ROM1K×4位RAM1K×4位RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1CPU与存储器的连接图4.2………4.2例4.2设CPU有20根地址线，8根数据线。现有2764EPROM(8K×8位),要求地址为F0000H~FFFFFH,请写出每片2764的地址范围。4.2例4.38位单片机,地址总线16根（A15~A0），双向数据总线8根（D7~D0），控制总线中与主存相关的有MREQ和R/W。主存地址分配如下：0~8191为系统程序区，8192~32767为用户程序区，最后2K地址空间为系统程序工作区，按字节编址，现有