《电子技术基础(第五版)》电子课件第五章

第五章门电路及组合逻辑电路§5-1分立元件门电路§5-2集成门电路§5-3逻辑代数基础§5-4组合逻辑电路第五章门电路及组合逻辑电路前面学习的是模拟电子电路，它的工作信号是模拟信号，这种信号在时间上和数量上都是连续的。从本章开始学习数字电子电路，它的工作信号是数字信号，这种信号在时间上和数量上都是离散的。数字电路与模拟电路的比较模拟电子电路数字电子电路工作信号模拟信号（连续的）数字信号（离散的）三极管工作状态放大状态饱和或截止状态分析工具图解法、等效电路法逻辑代数研究的主要问题放大性能逻辑功能基本单元电路放大器逻辑门、触发器主要电路功能放大作用算术运算、逻辑运算第五章门电路及组合逻辑电路§5-1分立元件门电路一、“与”门电路二、“或”门电路三、“非”门电路四、复合逻辑门电路第五章门电路及组合逻辑电路1。理解与、或、非三种基本逻辑关系。2。掌握与门、或门、非门基本逻辑门的逻辑功能，熟悉其图形符号。3。掌握与非门、或非门、异或门等复合逻辑门的逻辑功能，熟悉其图形符号，会写逻辑表达式和真值表。第五章门电路及组合逻辑电路1。与逻辑关系当决定一事件的所有条件都具备时，事件才发生的逻辑关系。功能表灭灭灭亮断断断合合断合合与逻辑关系开关A开关B灯Y电源ABY一、“与”门电路第五章门电路及组合逻辑电路真值表逻辑函数式与门逻辑符号与逻辑的表示方法：ABY&000100011011ABBAY功能表灭灭灭亮断断断合合断合合ABYABY第五章门电路及组合逻辑电路2、二极管“与”门电路RV1V2+5VUCCYAB二极管“与”门电路与门电路：实现与逻辑关系的电路“0”表示低电位（0。35V）；“1”表示高电位（2。4V）。（1）A、B均为0时000输出为“0”（2）A为0，B为1时1输出为“0”（3）A为1，B为0时输出为“0”1（4）A为1，B为1时输出为“1”1与门的逻辑功能：“全1出1，有0出0”第五章门电路及组合逻辑电路二、“或”门电路决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。BAY或门或逻辑关系开关A开关B灯Y电源真值表逻辑函数式逻辑符号011100011011ABYABY≥11、“或”逻辑关系：第五章门电路及组合逻辑电路2、二极管“或”门电路RV1V2-5VUCCYAB二极管“或”门电路或门电路：实现或逻辑关系的电路（1）A、B均为0时000输出为“0”（2）A为0，B为1时1输出为“1”（3）A为1，B为0时输出为“1”1（4）A为1，B为1时输出为“1”1或门的逻辑功能：“全0出0，有1出1”第五章门电路及组合逻辑电路三、“非”门电路只要条件具备，事件便不会发生；条件不具备，事件一定发生的逻辑关系。真值表逻辑函数式AY逻辑符号非门非逻辑关系1001AY1开关A灯Y电源RAY1、“非”逻辑关系第五章门电路及组合逻辑电路2、三极管“非”门电路VYA-UBB-5V+UCC+5VRB1RB2RC三极管非门电路非门电路：实现非逻辑关系的电路（1）A为0时Y为“1”（2）A为1时Y为“0”非门的逻辑功能：“有0出1，有1出0”1010第五章门电路及组合逻辑电路四、复合逻辑门电路1、“与非”门2、“或非”门3、“异或”门1110ABY100011011AB&1YBAY21000ABY1Y2Y1、Y2的真值表AB2Y≥1BABABAY____3AB3Y=1ABY3000011101110Y3的真值表逻辑功能：有0出1，全1出0逻辑功能：有1出0，全0出1逻辑功能：相同出0，不同出1第五章门电路及组合逻辑电路“１”和“０”没有数值大小的概念，仅表示事物相互对立的两种状态。返回章目录第五章门电路及组合逻辑电路集成逻辑门双极型集成逻辑门MOS集成逻辑门按器件类型分PMOSNMOSCMOS本节内容集成门电路的基本结构、工作原理。§5-2集成门电路内容概述第五章门电路及组合逻辑电路1。了解TTL、CMOS门电路的特点，掌握其逻辑功能，并能根据逻辑功能写出相应的逻辑符号、逻辑表达式和真值表。2。了解CMOS传输门和模拟开关电路，掌握其逻辑符号。3。了解常用的国际和国外逻辑符号及其对应关系。第五章门电路及组合逻辑电路一、TTL与非门电路输入级由多发射极晶体管V1、二极管V5、V6和基极电组R1组成，它实现了输入变量A、B的与运算中间级是放大级，由V2、R2和R3组成，V2的集电极C2和发射极E2可以分别提供两个相位相反的电压信号V1R1R1TTL”与非”门的典型电路输入级输出级中间级V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2Y第五章门电路及组合逻辑电路TTL与非门逻辑功能分析输入端至少有一个为低电平0。3V3。6VV1管、V5导通，这时Uc1=UA+Ube1=1V，V2、V4截止，UY≈UCC输出高电平TTL”与非”门的典型电路V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2Y第五章门电路及组合逻辑电路TTL与非门逻辑功能分析输入端全为高电平V1、V5、V6管截止，这时Uc1≈UccV2、V4饱和导通，UY≈0输出低电平V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2YTTL”与非”门的典型电路第五章门电路及组合逻辑电路输入端全为高电平，输出为低电平输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系ABFTTL与非门逻辑功能小结TTL”与非”门的典型电路V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2Y第五章门电路及组合逻辑电路2、主要参数扇出系数NO：输出高电平UOH：输出低电平UOL：开门电平UON：在额定负载条件下，使输出为“0”所需的最小输入高电平值。当输入端全为“1”时，在输出端得到的输出电平。当输入端有“0”时，在输出端得到的输出电平。关门电平UOFF：在额定负载条件下，使输出为“1”所需的最大输入低电平值。正常工作时能驱动的同类门的数目。一般，UOH≥3。2V一般，UOL≤0。35V一般，UON≤1。8V一般，UOFF≥0。8V一般，NO≥8V第五章门电路及组合逻辑电路导通延迟时间tPHL：输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间，截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间，平均传输延迟时间tpd：2PHLPLHpdttt通常tPLH＞tPHL，tpd越小，电路的开关速度越高。一般tpd=10ns～40ns输入信号VI输出信号V0平均传输延迟时间tpd:第五章门电路及组合逻辑电路TTL“与非”门的引脚图141312111098123456774LS00A1B1Y1A2B2Y2GNDY3B3Y4B4A4CCUA3第五章门电路及组合逻辑电路1、MOS管的开关特性数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：NMOS管：当|UGS||UT|时，管子导通，导通电阻很小，相当于开关闭合当|UGS||UT|时，管子截止，相当于开关断开PMOS管与NMOS管相反。二、MOS集成门电路第五章门电路及组合逻辑电路2、几种CMOS集成门电路工作原理：a）输入为低电平“0”时VP导通，输出Y为高电平“1”VN截止b)输入为高电平“1”时VP截止，VN导通实现逻辑“非”功能AF漏极相连做输出端衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位柵极相连做输入端PMOSNMOS（1）非门输出为低电平“0”。第五章门电路及组合逻辑电路（2）与非门二输入“与非”门电路结构如图a）当A和B为高电平时:b）当A和B有一个或一个以上为低电平时:电路输出高电平输出低电平电路实现“与非”逻辑功能ABF1止两个串联的NMOSVN1、VN2每个输入端与一个NMOS管和一个PMOS管的栅极相连两个并联的PMOS管VP1、VP2100通止止通止通通1第五章门电路及组合逻辑电路（3）或非门输入“或非”门电路结构如图a）当A和B为低电平时:b）当A和B有一个或一个以上为高电平时:电路输出低电平输出高电平电路实现“或非”逻辑功能Y=A+B两个并联的NMOS管VN1、VN2两个串联的PMOS管VP1、VP2每个输入端与一个NMOS管和一个PMOS管的栅极相连00通止止通11止通通止0第五章门电路及组合逻辑电路工作原理：a）当C为低电平时，b）当C为高电平时，由此可见传输门相当于一个理想的开关，且是一个双向开关（1）CMOS传输门逻辑符号输出门控制信号3、CMOS传输门与模拟开关止止01VN、VP截止，传输门相当于开关断开，传输门保存信息VN、VP中至少有一只管子导通，使Uo=Ui，这相当于开关接通，传输门传输信息第五章门电路及组合逻辑电路（2）CMOS模拟开关a）电路结构b）逻辑符号CMOS模拟开关反相器传输门当C=1时，传输门导通，开关接通，Uo=Ui当C=0时，传输门截止，开关断开第五章门电路及组合逻辑电路一般门电路的输出端是不可直接相连的，因为那可能会使门电路损坏。只有OC门的输出端才能直接相连，从而实现线与的功能。返回章目录第五章门电路及组合逻辑电路一、数制与码制二、逻辑代数与逻辑函数的化简三、逻辑函数的表达方式及其互相转换§5-3逻辑代数基础第五章门电路及组合逻辑电路1。能熟练地掌握二进制数和十进制数之间的转换，掌握逻辑代数的基本运算法则，会进行数制间的转换，熟悉8421BCD码的编码规则。2。掌握逻辑代数的基本定律、公式和规则，能运用逻辑代数法化简逻辑函数，掌握由真值表写逻辑表达式的方法，并能对逻辑电路图、逻辑表达式、真值表三者进行互换。第五章门电路及组合逻辑电路（1）十进制=3102+6101+9100权权权2）基数10，逢十进一，即9+1=103）不同数位上的数具有不同的权值10i。4）任意一个十进制数，都可按其权位展开成多项式的形式(369)10按权展开式（N）10=（Kn-1K1K0。K-1K-m）10110nmiiiK特点：1）有0～9十个数码，基数是10=Kn-110n-1++K1101+K0100+K-110-1++K-m10-m一、数制与码制１、数制及其相互转换位置计数法第五章门电路及组合逻辑电路2、二进制2）基数为2，逢二进一，即1+1=103）二进制数的权值为2i，i由所在的位数决定。4）任意一个二进制数，都可按其权位展成多项式的形式（N）2=（Kn-1K1K0。K-1K-m）2=Kn-12n-1++K121+K020+K-12-1+K-m2-m1i2nmiiK1）用0和1两个数码来表示第五章门电路及组合逻辑电路81整数部分的转换即把十进制数除以2，第一次相除所得余数为二进制数的最低位K0，将所得商再除以2，反复执行上述过程，直到商为“0”，所得余数为二进制数的最高位Kn-1。例：（81）10=（？）2得：（81）10=（1010001）240201052022222221K00K10K20K31K40K51K612）十进制转换成二进制将十进制数除2取余，并倒排。除2取余法方法：第五章门电路及组合逻辑电路3、两种数制间的转换1）二进制数转换成十进制数方法：将相应二进制的数按权展开，然后各项求和例：（1000110）2=1×26+0×25+0×24+0×23+1×22+1×21+0×20=（70）10第五章门电路及组合逻辑电路•小数部分的转换乘2取整法：小数乘以2，第一次相乘结果的整数部分为二进制数的最高位K-1，将其小数部分再乘2依次记下整数部分，反复进行下去，直到小数部分为“0”。例：（0。65）10=（?）20。652K-110。32K-200。62K-310。22K-400。42K-500。8由此得：（0。65）10=（0。101）2第五章门电路及组合逻辑电路编码：用一定位的二进制数按一定规则排列起来表示数字、符号等特定信息