戴尔信息技术(昆山)有限公司CreateT。。。

1数字逻辑第4章育儿知识组合线路的设计方法概述逻辑问题描述逻辑函数变换组合线路设计中的特殊问题考虑级数的线路设计组合线路设计举例应用MSI功能块的组合线路设计3教学要求组合线路的设计1．组合线路的设计方法概述2．逻辑问题的描述3．逻辑函数的变换4．可利用任意项的线路设计要求：在组合线路分析的基础上掌握基本的组合线路的设计方法，掌握数据选择器、译码器、编码器、数据比较器、加法器等中规模组合逻辑标准器件的逻辑功能与使用方法。4引例试用与非门组成一个多数表决电路，以判断A,B,C三人中是否为多数赞同组合逻辑线路设计步骤逻辑问题的描述逻辑函数的化简逻辑函数变换画逻辑图，并考虑工程问题4.1组合线路的设计方法概述54.2逻辑问题描述例1写出二进制一位全减器的输出逻辑表达式例2已知X=x1x2和Y=y1y2是两个二进制正整数，写出判别XY的逻辑表达式例3已知某旅客机的安全起飞装置在同时满足下列条件时，发出允许滑跑信号：(1)发动机启动开关接通(2)飞行员入座，且座位保险带扣上(3)乘客入座且座位保险带扣上，或座位上无乘客试写出允许滑跑信号的逻辑表达式64.3逻辑函数变换逻辑函数的“与非”门实现例1试用与非门实现函数BABAF1例2试用与非门实现函数ADDCCBBAF2逻辑函数的“与或非”门实现例1试用与或非门实现函数ACCBBAF7逻辑函数的“或非”门实现例1试用或非门实现函数例2试用或非门实现函数ACCBBAFBDEBCEACEADEF4.3逻辑函数变换84.4可利用任意项的线路设计任意项定义：当函数输出与某些输入组合无关时，这些输入组合称为无关项。产生原因：①这些输入组合在正常操作中不会出现(即输入具有约束条件)；②即使这些输入可能出现(即输入不具有约束条件)，但实际上输出与它们无关。9例1“键盘－显示”线路的框图10任意项设计举例例1试用与或非门设计一个操作码形成器，如图，当按下×、＋、－各个操作键时，要求分别产生乘法、加法和减法的操作码01、10、1111例1解：第1步，列写逻辑表达式，根据题意，3个操作键“+”，“－”和“×”是组合逻辑电路的输入端，分别用A、B、C表示。当按下键时，输入值为“1”，反之为“0”。输出端产生操作码是两位二进制数代码，分别用F2和F1表示。真值表如表3-1所示。在真值表中第1行，A、B、C都是“0”，表示3个操作键“+”，“－”，和“×”都没有按下。在真值表中第4行，A为“1”，表示“+”键按下，产生“0^1”操作码。这时B为“0”同时C为“0”，表示“－”、“×”键没有按下。在真值表中第3、5、6和7行，A、B和C变量中有两个或者两个以上同时为“1”是不可能发生的，即不可能发生两个键同时按下去的情况。从组合逻辑电路来讲，最小项m3，m5，m6和m7是这个组合逻辑电路输入端不可能产生的最小项。它们是这个组合逻辑电路的4个无关最小项。12例1解：在真值表中，表示逻辑函数F2和F1中的无关最小项，是在F2，F1两列中分别填上“d”，表示d所对应的这些最小项是这个组合逻辑电路的无关最小项。表3－113写出逻辑函数表达式。既然m3，m5，m6和m7是该题中不可能产生的最小项，则把这4个无关最小项添加到F2和F1中，将不影响F2和F1的逻辑值。因此，逻辑函数表达式如下，在d后面括号中的数字是无关最小项。F2(A，B，C)=∑m(1，2)+d(3，5，6，7)F1(A，B，C)=∑m(1，4)+d(3，5，6，7)第2步，化简逻辑函数F2和F1。在化简逻辑函数F2和F1时，对于卡诺图中填“d”的小方格这样处理，如果填“d”的小方格与填“1”的小方格相邻而且构成2m个小方格，则把填“d”的小方格和填“1”的小方格一起作为一个卡诺圈进行化简；如果填“d”的小方格与填“1”的小方格不相邻，则把填“d”的小方格作为“0”使用。如图3-1所示。在图3-1中，填“d”的小方格与填“1”的小方格相邻，构成两个22个小方格的卡诺圈。逻辑函数F2和F1分别化简为：F2(A，B，C)=B+CF1(A，B，C)=A+C14在化简逻辑函数时，如果填“d”的小方格与填“1”的小方格相邻而且构成2m个小方格，则把填“d”的小方格和填“1”的小方格一起作为一个卡诺圈进行化简。这样可以使卡诺圈中最小项多一些。在化简逻辑函数中，消去的逻辑变量也就来得相对多一些。逻辑函数更简单一些，即相应的逻辑电路也简单一些。这就是含有无关最小项的组合逻辑电路的设计中涉及的主要内容。a)F2的卡诺图b)F1的卡诺图3-1卡诺图15第3步，画出组合逻辑电路图。16例2设计一个组合逻辑电路将8421BCD码转换成余3BCD码。任意项设计举例解：根据题意输入是8421BCD码，它的4个输入端用B8、B4、B2和B1表示。输出是余3码，用A、B、C和D表示，电路的框图如图3-2所示。图3-2逻辑电路框图17第1步，根据题意列出真值表，写出逻辑表达式。在该题中，8421BCD码有0000～1001十种输入，另外1010～1111六种输入是不可能发生的。因此m10～m15是该题中的无关最小项。根据题意列出的真值表如表3-2所示。例2解：18表3-2例2的真值表19A（B8,B4,B2,B1）=∑m(5,6,7,8,9)+∑d(10,11,12,13,14,15)B（B8,B4,B2,B1）=∑m(1,2,3,4,9)+∑d(10,11,12,13,14,15)C（B8,B4,B2,B1）=∑m(0,3,4,7,8)+∑d(10,11,12,13,14,15)D（B8,B4,B2,B1）=∑m(0,2,4,6,8)+∑d(10,11,12,13,14,15)第2步，化简逻辑函数A、B、C和D。图3-3是例2的卡诺图。卡诺图a、b、c和d分别是逻辑函数A、B、C和D的卡诺图。在化简过程中可以先在卡诺图a、b、c和d中填入无关最小项“d”，然后在小方格上填上“1”，再进行逻辑函数化简。逻辑函数A、B、C和D化简如下所示。写出逻辑表达式：20图3-3卡诺图c)d)a)b)21下面对化简以后的逻辑函数进行变换。这里进行逻辑函数变换的目的是使有些门电路可以公共使用，从而使逻辑电路中门电路的个数为最少22第3步，画出组合逻辑电路图图3-4逻辑电路图23在电路中为减少连线数目，对其外部输入变量要求只有原变量没有反变量，电路一般要通过非门来实现反变量。这样浪费非门。4.5无反变量输入的线路设计无反变量线路设计方法：替代尾因子法24引例用与非门实现函数)6,5,3,2(FCABCBABCACBAFCBCBABA25引例用与非门实现函数)6,5,3,2(FCBCBABAF)()(CBAACBCAB)()(CBAACBCABABCACABCB26无反变量输入线路的设计方法合并最简表达式中具有相同原变量因子的乘积项以减少式中的“与”项设有两个乘积项vubayxba则可利用“加对乘的分配律”及德摩根定律完成两项的合并－－合并项))()()((vyuyvxuxbayxbavuba头部尾部...21iiiiTTHE一般地可以表示为：任何逻辑表达式可以表示为：n1iiE27确定代替尾因子的原则是：(1)用代替尾引子替代原有尾因子后，逻辑值不变.(2)代替尾因子至少要能替代两个或两个以上的原有尾因子.(3)有几个尾因子可供选择时，应选择其中最简单的一个.列表法确定代替尾因子对所得之逻辑函数的形式，确定各n1iiEiE的公用代替尾因子，以进一步减少“非”号。28ACBBACBACACBACCABBABBCCAB代替尾因子BACACBCBACBBAF对于较复杂的函数，不是先化为最简式再找合并项,而是在找出函数的所有素项后就从中找出可能的合并项。然后从合并项及尚未合并的素项中确定函数的最小覆盖294.6多输出函数的线路设计问题：当逻辑电路是多数出函数时，若使每一个输出函数是最简的，而整个电路未必是最简的。解决途径：尽可能使多输出函数共享一些中间变量。30多输出函数的逻辑线路表现形式引例：F1)7,4,3(F2BACF1CBABCF2)7,5,4,3,1(31逻辑线路图将逻辑函数重新进行化简CBABCF2CBACF1设计多输出线路的特殊性在于确定各输出函数的公用项，以使整个线路为最简。32考虑级数的线路设计CAAB)C,B,A(F试用与非门或者与或非门实现函数33A、与或非门和与非门实现表达式CAABFB、与非门实现表达式CAABFCAAB)C,B,A(F34C、与或非门实现表达式CABAF反压缩法35作业1.设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示。要求供血者血型和受血者血型符合要求时绿灯亮；反之，红灯亮。供血者受血者O型O型A型A型B型B型AB型AB型362.分析下图所示逻辑电路，列出真值表，说明其逻辑关系。A1X0X1X2FX3A0374.8常用MSI组合逻辑器件及其应用根据集成度的大小，集成电路分成SSI(Small-ScaleIntegration),MSI(Medium-SI),LSI(Large-SI),VLSI(VeryLarge-SI)目前数字系统中广泛采用LSI及MSI辅以一些SSI设计过程中主要是理解和分析清楚设计要求,选择合适的LSI或MSI器件辅以一些SSI将它们组成符合设计要求的电路LSI和MSI产品主要有两大系列:TTL和MOS逻辑系列38SN54/74系列;SN54H/74H高速系列;SN54S/74S肖特基系列;及SN54LS/74LS低功耗肖特基系列。国产TTL集成电路分为五档T1000,T2000,T3000,T4000,T000常用TTL/SSI和TTL/MSI集成电路系列是SN54/74系列,又分为四档39编码器译码器数据选择器数据分配器常用MSI组合逻辑器件40译码器译码器就是把一种代码转换为另一种代码的电路把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。1.二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。41a.2位二进制译码器I0,I1为输入变量,Y=Y0Y1Y2Y3为输出函数Yi=EN*mi42有效级(使能端、片选信号)对于一个逻辑电路，它的控制条件、测试信号都有一个与之对应的有效级，只有当信号处在有效级时，逻辑电路才能正确执行其功能。分为高有效和低有效。高有效：信号为高电平或为逻辑“1”时有效。低有效：信号位低电平或逻辑“0”时有效。ACK,ACS(H),CS,EN,RESETACK,ACS(L),CS*,/EN,RESET#高电平有效低电平有效43双2-4译码器:74LS139/1G1A1B/1Y0/1Y1/1Y2/1Y344输入输出/GBA/Y3/Y2/Y1/Y01dd0000010100111111111011011011011174LS139双2-4译码器真值表45b.3位二进制译码器A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70000010100111001011101111000000001000000001000000001000000001000000001000000001000000001输入：3位二进制代码输出：8个互斥的信号4601270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&&&&&&&&111A2A1A0Y7Y6Y5Y4Y3Y