数字电子技术基础3

第三章组合逻辑电路中南大学信息科学与工程学院第三章组合逻辑电路3.1概述3.2组合逻辑电路的分析3.3组合逻辑电路的设计3.4若干常用组合逻辑电路及其应用第三章组合逻辑电路中南大学信息科学与工程学院3.1概述一、定义电路任意时刻的输出信号仅取决于该时刻的输入信号，与输入信号作用前电路的状态无关。输入逻辑变量组合逻辑电路a1any1y2yma2输出逻辑变量第三章组合逻辑电路中南大学信息科学与工程学院Y1=f1(a1,a2……an)Y2=f2(a1,a2……an)……………….Ym=fm(a1,a2……an)Y=F(A)二、逻辑功能的描述第三章组合逻辑电路中南大学信息科学与工程学院3.2组合逻辑电路的分析方法通过分析找出电路的逻辑功能已知逻辑电路列出真值表或功能表适当的化简与变换写出逻辑表达式分析其逻辑功能第三章组合逻辑电路中南大学信息科学与工程学院例1：试分析下列组合逻辑电路的功能：=1=1ABCYCBAY.12.列真值表ABCY0000010100111001011101113.分析逻辑功能奇偶校验器：A、B、C中有奇数个“1”，输出为“1”；A、B、C中有偶数个“1”，输出为“0”；01101001第三章组合逻辑电路中南大学信息科学与工程学院例2：组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。第三章组合逻辑电路中南大学信息科学与工程学院（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。例3：试分析下列组合逻辑电路的功能)(301201101001DAADAADAADAASY≥1&1YA1A0D0D1D2D3S111第三章组合逻辑电路中南大学信息科学与工程学院YA1A0S1××0000001010011D0D1D2D3)(301201101001DAADAADAADAASY四选一数据选择器YA1A0D0SD1D2D3数据输出端地址输入端数据输入端选通端(使能端、控制端)：低电平有效八选一数据选择器YA1A0D0SD1D2D3D4D5D6D7A2第三章组合逻辑电路中南大学信息科学与工程学院八选一数据选择器功能表0D0D1D2D3D4D5D6D7×××000001010011100101110111100000000YA2A1A0S第三章组合逻辑电路中南大学信息科学与工程学院3.3组合逻辑电路的设计（综合）按照给定具体的逻辑问题设计出最简单的逻辑电路逻辑抽象适当的化简与变换写出逻辑表达式列出真值表或功能表选择合适的器件实现画出其电路图1、确定输入、输出逻辑变量的个数2、确定输入、输出逻辑变量的含义3、根据逻辑关系列出真值表或功能表1、SSI的设计2、MSI的设计3、PLD的设计第三章组合逻辑电路中南大学信息科学与工程学院例1：试设计一个多数表决电路（三人表决电路）输入逻辑变量A、B、C1：同意0：不同意输出逻辑变量Z：1：通过0：不通过1、逻辑抽象ABCZ0000010100111001011101112、列出真值表3、写出逻辑表达式ABCCABCBABCAZ00010111第三章组合逻辑电路中南大学信息科学与工程学院4、适当的化简与变换ABCCABCBABCAZ11100100Z0A10001101BC11）SSI实现（与非门）5、选择合适的器件实现，画出电路图BCACAB&&&&ABCZ2）MSI实现（四选一数据选择器）)(301201101001DAADAADAADAASY301201101001DAADAADAADAAYS令=0ABCCABCBABCAZ令A1=A，A0=B，Y=Z010101AACAACAAY可得：D0=0，D1=D2=C，D3=1四选一数据选择器YA1A0D0SD1D2D3ZBCA1第三章组合逻辑电路中南大学信息科学与工程学院例2：设计一个将余3码变换成8421BCD码的组合逻辑电路。解：（1）根据题目要求，列出真值表第三章组合逻辑电路中南大学信息科学与工程学院（2）用卡诺图进行化简。（注意利用无关项）第三章组合逻辑电路中南大学信息科学与工程学院（3）由逻辑表达式画出逻辑图。第三章组合逻辑电路中南大学信息科学与工程学院3.4若干常用的组合逻辑电路制成标准化的中规模集成电路产品编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶校验器3.4.1编码器将不同的事物用二进制代码表示的电路一、普通编码器I08线—3线编码器I1I2I3I4I5I6Y2I7Y1Y0第三章组合逻辑电路中南大学信息科学与工程学院1000000001000000001000000001000000001000000001000000001000000001Y2Y1Y0I0I1I2I3I4I5I6I7输出输入8线—3线编码器功能表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7000001010011100101110111第三章组合逻辑电路中南大学信息科学与工程学院Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7≥1≥1≥1I7I6I5I4I3I2I1I0第三章组合逻辑电路中南大学信息科学与工程学院输入输出I0I1I2I3I4I5I6I7Y2Y1Y010000000×1000000××100000×××10000××××1000×××××100××××××10×××××××10000010100111001011101118线—3线优先编码器功能表二、优先编码器第三章组合逻辑电路中南大学信息科学与工程学院三、功能扩展输入输出I0I1I2I3I4I5I6I7SY2Y1Y0YEXYS××××××××1111111110011111110×01111110××0111110×××011110××××01110×××××0110××××××010×××××××0011111111101110111001101011000101101010010010100001四、中规模集成编码器1、8线—3线优先编码器（74LS148）8线—3线优先编码器74LS1480I1I2I3I4I5I6I7IS2Y1Y0YEXYSY11001111010001001100010001010001011111111111111111011110为选通端：=1编码器禁止工作；=0编码器正常工作SSS为无编码信号输入端：=1，有编码信号输入；=0，电路工作但无编码信号输入SYSYSY为编码输出信号有效端：=0，电路工作且有编码输入；=1，编码输出信号无效EXYEXYEXY2、二—十进制优先编码器（74LS147）二—十进制优先编码器74LS1470I1I2I3I4I5I6I7I2Y1Y0Y3Y8I9I第三章组合逻辑电路中南大学信息科学与工程学院例：设计一个键控8421BCD码编码器。SSSSSSSSSS10V1kΩ×10D7CCC86B52A493第三章组合逻辑电路中南大学信息科学与工程学院（2）由真值表写出各输出的逻辑表达式为：9898SSSSA76547654SSSSSSSSB解：（1）列出真值表：975319753176327632SSSSSSSSSSDSSSSSSSSC第三章组合逻辑电路中南大学信息科学与工程学院98SSA7654SSSSB975317632SSSSSDSSSSC重新整理得：（3）由表达式画出逻辑图：SSSSSSSSSS0123456789VCC1kΩ×10&A&BC&D&第三章组合逻辑电路中南大学信息科学与工程学院（4）增加控制使能标志GS：当按下S0～S9任意一个键时，GS=1表示有信号输入；当S0～S9均没按下时，GS=0表示没有信号输入。SSSSSSSSSS0123456789ABCDGS&&&&&≥1VCC1kΩ×10第三章组合逻辑电路中南大学信息科学与工程学院3.4.2译码器将二进制代码译成对应的输出的高、低电平信号的电路；是编码的反操作一、二进制译码器A03线—8线译码器A1A2Y3Y4Y5Y6Y2Y7Y1Y0二进制译码器二—十进制译码器显示译码器1、原理图第三章组合逻辑电路中南大学信息科学与工程学院输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700000101001110010111011110000000010000000010000000010000000010000000010000000010000000013线—8线译码器真值表0120AAAY0121AAAY0122AAAY0123AAAY0124AAAY0125AAAY0126AAAY0127AAAYA03线—8线译码器A1A22、中规模集成3线—8线译码器（74LS138）7Y6Y5Y4Y3Y2Y1Y0YS13S2S1101111111111111010111111111110100101111110101001111101101100011111111第三章组合逻辑电路中南大学信息科学与工程学院第三章组合逻辑电路中南大学信息科学与工程学院3、译码器设计组合逻辑函数推论1：3线—8线译码器辅以适当门电路可实现任何三变量的多输出逻辑函数推论2：n线—2n线译码器辅以适当门电路可实现任何n变量的多输出逻辑函数第三章组合逻辑电路中南大学信息科学与工程学院例如：试利用3线—8线译码器74LS138设计多输出的组合逻辑函数CBABCACAZ1CBABAZ2CBABCACABCBAZ16543mmmm6543mmmmCBABAZ2532mmmA03线—8线译码器A1A27Y6Y5Y4Y3Y2Y1Y0YS13S2SABC1&&Z1Z2第三章组合逻辑电路中南大学信息科学与工程学院二、中规模集成二—十进制译码器（74LS42）&&&&Y4Y5Y6Y73&2&&Y0&Y1YY9Y&Y8&13012A11AA1A1111第三章组合逻辑电路中南大学信息科学与工程学院二—十进制译码器A0A1A2中规模集成二—十进制译码器（74LS42）逻辑示意图7Y6Y5Y4Y3Y2Y1Y0YA38Y9Y第三章组合逻辑电路中南大学信息科学与工程学院三、显示译码器1、七段字符显示器1）发光二极管（LED）abcdefgD.P第三章组合逻辑电路中南大学信息科学与工程学院共阴极驱动：abcdefgdp0Ra1第三章组合逻辑电路中南大学信息科学与工程学院共阳极驱动：0abcdefgdp+5VRRa+5V1第三章组合逻辑电路中南大学信息科学与工程学院abcdefg2、BCD—七段显示译码器BCD七段显示译码器A3A1A2A0abcdefg0000000100100011第三章组合逻辑电路中南大学信息科学与工程学院输入输出A3A2A1A0YaYbYcYdYeYfYg00000001001000110100010101100111100010011111110011000011011011111001011001110110110011111111000011111111110011BCD—七段显示译码器真值表第三章组合逻辑电路中南大学信息科学与工程学院3、中规模集成BCD—七段显示译码器(74LS48)A0BCD—七段显示译码器A1A2YeYdYcYbYfYaYgA3LTRBIRBOBI/试灯端：为“0”时，显示器全亮，显示“8”灭零输入端：为“0”时且A3A2A1A0=0000，显示器全灭，不显示“0”灭灯输入端：为“0”时显示器全灭灭零输出端：灭零输入端为“0”时且A3A2A1A0=0000，输出为“0”第三章组合逻辑电路中南大学信息科学与工程学院4、74LS48的应用第三章组合逻辑电路中南大学信息科学与工程学院3.4.3加法器二进制之间的算术运算都是化做若干步加法运算进行，因此加法器是构成