搜索
©2002Xilinx,Inc.AllRightsReserved课程总结FPGA设计基础5.1版课程总结-12-3©2002Xilinx公司版权所有Xilinx的FPGA架构•Virtex-II架构的一些特性是什么课程总结-12-4©2002Xilinx公司版权所有Xilinx的FPGA架构续•Virtex-II架构的一些特性是什么–输入/输出块IOB–可配置逻辑块CLB-每个CLB有四个slice每个slice有两个查找表LUT每个slice有两个寄存器还有进位逻辑和F5/F6/F7/F8多路选择器–18-kB块状SelectRAM–18x18乘法器–16位移位寄存器SRL16–DCM(数字时钟管理器)课程总结-12-5©2002Xilinx公司版权所有结构向导和管脚及区域约束编辑器•结构向导由哪两种向导构成•PACE工具的用途是什么它怎样被用到Xilinx设计流程中课程总结-12-6©2002Xilinx公司版权所有结构向导和管脚及区域约束编辑器续•结构向导由哪两种向导构成–DCM向导–RocketI/O向导•PACE工具的用途是什么它怎样被用到Xilinx设计流程中–PACE被用于在设计周期的早期阶段建立管脚和区域约束–PACE接受在实现的第一步由NGDBuild生成的NGD文件,然后它输出一个用于实现的UCF约束文件实现用新的UCF文件重新运行一遍课程总结-12-7©2002Xilinx公司版权所有工具流程和报告•实现的步骤是哪些?•每一步有哪些报告生成?课程总结-12-8©2002Xilinx公司版权所有工具流程和报告续•实现的步骤是哪些?–转换–映射–布局布线•每一步有哪些报告生成?–转换转换报告–映射映射报告映射后时序报告–布局布线:布局布线报告管脚报告异步时延报告布局布线后时序报告课程总结-12-9©2002Xilinx公司版权所有约束和选项•我们今天学到了哪三个全局时序约束•你如何访问实现选项?•从何处可以了解到有关各个选项的更多信息课程总结-12-10©2002Xilinx公司版权所有约束和选项续•我们今天学到了哪三种全局时序约束–周期偏置输入/输出管脚-到-管脚•你如何访问实现选项?–在进程窗口右击实现行–在下拉菜单中选择属性•从何处可以了解到有关各个选项的更多信息–一旦进程属性GUI被打开利用帮助按钮课程总结-12-11©2002Xilinx公司版权所有同步设计•层次化设计的一些益处是什么•实现一个时钟分频器的推荐方法是什么用组合逻辑产生时钟信号源的一个替代方法是什么课程总结-12-12©2002Xilinx公司版权所有同步设计续•层次化设计的一些益处是什么–更好的设计可读性–易于复用–易于调试•实现一个时钟分频器的推荐方法是什么用组合逻辑产生时钟信号源的一个替代方法是什么–利用时钟使能管脚课程总结-12-13©2002Xilinx公司版权所有你完成了FPGA设计基础课程的学习