版图设计准则

典型的IC设计流程行为描述行为级综合逻辑综合版图综合掩膜将行为级描述（HDL）转换成寄存器传输级（RTL）的结构描述•将逻辑级的行为描述（状态转移图、布尔方程、真值表、转换成逻辑级的结构描述（逻辑门的网表）；•逻辑优化•逻辑仿真，采用硬件仿真（PLD、FPGA）•测试综合（提供自动测试图性生成，可消除设计中的冗余逻辑，诊断设计中的不可测逻辑结构）将门级网表转化成版图（完成布局、布线）A.总体设计流程LVS（LayoutversusSchematic）B.布局、布线流程网表输入布图规划布局全局布线详细布线版图参数提取一致性检查后模拟版图生成掩膜文件将版图寄生参数引入电路图，模拟检查电路的时序及速度等是否仍符合要求POSTSIMULATIONplace&route概述•电路的设计及模拟验证决定电路的组成及相关的参数，但仍不是实体的成品，集成电路的实际成品须经晶片厂的制作；•版图设计师的工作是将所设计的电路转换为图形描述格式，即设计工艺过程需要的各种各样的掩膜版，定义这些掩膜版几何图形的过程即Layout；•层次化、模块化的布局方式可提高布局的效率；引言•芯片加工：从版图到裸片制版加工是一种多层平面“印刷”和叠加过程，但中间是否会带来误差？人工版图设计的必要性•需要人工设计版图的场合1、数字电路版图单元库的建立2、绝大部分的数模混合电路3、其它自动布线不能满足要求的设计•在Layout的过程中要受到几个因素的限制：1、设计规则（数字和模拟电路）2、匹配问题（主要针对模拟电路）3、噪声考虑（主要针对模拟电路）设计规则•设计规则的目的是确定掩膜版的间距，它是提高器件密度和提高成品率的折衷产物。•设计规则决定最小的逻辑门，最小的互连线，因此可以决定影响延迟的寄生电阻，电容等。•设计规则常表达为λ，λ是最小栅长的0.5倍。影响匹配的一些因素晶体管的匹配问题•用大小一致的晶体管•把大晶体管分解为几个大小相同的晶体管•所有要匹配的晶体管的电流方向要求一致•所有匹配的器件都要求有相同的边界条件，如果不同，则要加虚假（dummy）器件•差分对要采用共质心设计加入虚假器件使所有的器件都有相同的边界条件大晶体管的版图•估算结寄生电容非常重要，当需要最小化结寄生电容时，可以用两个晶体管共用一个结。共质心设计•对于匹配十分关键的差分对，一定要求做到共质心•共质心的意思构建两个关于某一个中心点完全对称版图•这样的好处在x和y方向的工艺变化被抵消掉了•电容可以用两层多晶中间夹着一层二氧化硅来实现•主要的误差源是腐蚀过度和二氧化硅厚度变化。一般腐蚀过度是主要因素，可以通过增加面积来使误差达到最小化。为了使匹配达到最好，我们将前面晶体管匹配引用到电容中。电容的匹配电阻的匹配多晶硅电阻：与电压无关；有较高的温度系数。扩散区或离子注入区（结,阱，或基区）：电阻较高；阻值依赖于电阻两端的电压噪声考虑•为了最大限度减小来自于数字电路与衬底和模拟电路电源的耦合，需要采取一些特殊的措施•首先是数字电路和模拟电路必须用不同的电源线：理想的情况是数字电路和模拟电路的电源只能在片外相连，实际上往往做不到。最少要做到：如果一个压焊点既给模拟电路供电又给数字电路供电，要从该压焊点引出两条线分别给模拟电路和数字电路供电电源线掩蔽技术•掩蔽技术可以防护来自于或者去向衬底的电容耦合。可以减小两条金属线之间的cross-talk所设计的版图：引言加工后得到的实际芯片版图例子：引言引言•加工过程中的非理想因素–制版光刻的分辨率问题–多层版的套准问题–表面不平整问题–流水中的扩散和刻蚀问题–梯度效应引言•解决办法–厂家提供的设计规则(topologicaldesignrule)，确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循–设计者的设计准则(‘rule’forperformance)，用以提高电路的某些性能，如匹配，抗干扰，速度等基本定义(Definition)WidthSpaceSpaceEnclosureExtensionExtensionOverlap1.请记住这些名称的定义2.后面所介绍的layoutrules必须熟记，在画layout时须遵守这些规则。设计规则宽度间距伸展重叠覆盖版图设计准则(‘Rule’forperformance)•匹配•抗干扰•寄生的优化•可靠性匹配设计•在集成电路中，集成元件的绝对精度较低，如电阻和电容，误差可达±20%~30%•由于芯片面积很小，其经历的加工条件几乎相同，故同一芯片上的集成元件可以达到比较高的匹配精度，如1%，甚至0.1%•模拟集成电路的精度和性能通常取决于元件匹配精度匹配设计•失配：测量所得的元件值之比与设计的元件值之比的偏差•归一化的失配定义：–设X1,X2为元件的设计值，x1,x2为其实测值，则失配δ为：11221121212xXxXXXXXxx匹配设计•失配δ可视为高斯随机变量•若有N个测试样本δ1,δ2,…,δN，则δ的均值为：•方差为：NiiNm11NiimNs1211匹配设计•称均值mδ为系统失配•称方差sδ为随机失配•失配的分布：•3δ失配：|mδ|+3sδ概率99.7%匹配设计•失配的原因–随机失配：尺寸、掺杂、氧化层厚度等影响元件值的参量的微观波动(fluctuation)•随机失配可通过选择合适的元件值和尺寸来减小–系统失配：工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等•系统失配可通过版图设计技术来降低匹配设计•随机统计波动(Fluctuations)–周围波动(peripheralfluctuations)•发生在元件的边沿•失配随周长的增大而减小–区域波动(arealfluctuations)•发生在元件所覆盖的区域•失配随面积的增大而减小匹配设计•电容随机失配–两个大小均为C的电容的失配：•Kp和ka分别为周围波动和区域波动的贡献，均是常量–一般地，电容失配与面积的平方根成反比，即容量为原来2倍，失配减小约30%–不同大小电容匹配时，匹配精度由小电容决定CkkCspaC1匹配设计•电阻随机失配–两个阻值为R、宽度为W的电阻的失配：•Kp和ka分别为周围波动和区域波动的贡献，均是常量–一般地，电阻失配与宽度成反比，即阻值为原来2倍，失配为原来的一半–不同阻值的电阻，可通过调整宽度来达到相同的匹配精度WkkRWspaR1匹配设计•晶体管匹配：主要关心元件之间栅源电压（差分对）和漏极电流（电流镜）的偏差–栅源电压失配为：–漏极电流失配为：212kkVVVgstGS1121221gstDDVVkkIIΔVt,Δk为元件间的阈值电压和跨导之差，Vgs1为第1个元件的有效栅电压，k1,k2为两个元件的跨导对于电压匹配，希望Vgs1小一些(0.1V)，但对电流匹配，则希望Vgs1大一些(0.3V)匹配设计•晶体管随机失配–在良好的版图设计条件下–阈值电压–跨导–均与栅面积的平方根成反比effeffVVLWCstteffeffkkLWCksCVt和Ck是工艺参数背栅掺杂分布的统计波动（区域波动）线宽变化，栅氧的不均匀，载流子迁移率变化等（边沿和区域波动）匹配设计•系统失配–工艺偏差(ProcessBias)•在制版、刻蚀、扩散、注入等过程中的几何收缩和扩张，所导致的尺寸误差–接触孔电阻•对不同长度的电阻来说，该电阻所占的分额不同–多晶硅刻蚀率的变化(VariationsinPolysiliconEtchRate)•刻蚀速率与刻蚀窗的大小有关，导致隔离大的多晶宽度小于隔离小的多晶宽度–扩散区相互影响•同类型扩散区相邻则相互增强，异类型相邻则相互减弱均与周围环境有关匹配设计•系统失配–梯度效应•压力、温度、氧化层厚度的梯度问题，元件间的差异取决于梯度和距离匹配设计•系统失配例子——电阻–电阻设计值之为2：1–由于poly2刻蚀速度的偏差，假设其宽度偏差为0.1u，则会带来约2.4%的失配–接触孔和接头处的poly电阻，将会带来约1.2%的失配；对于小电阻，失配会变大2u5u4u15ΩR=R□•(Leff)/(Weff)R□=996欧姆Wp=0.1u匹配设计•系统失配例子——电容20um20um10um10um假设对poly2的刻蚀工艺偏差是0.1um，两个电容的面积分别是(10.1)2和(20.1)2，则系统失配约为1.1%匹配设计•降低系统失配的方法–元件单元整数比•降低工艺偏差和欧姆接触电阻的影响–加dummy元件•保证周围环境的对称–匹配元件间距离尽量接近–公用重心设计(common-centroid)•减小梯度效应–匹配元件与其他元件保持一定距离•减小扩散区的相互影响匹配设计•降低系统失配的例子–加dummy的电阻匹配Dummy元件宽度可以小一些悬空会带来静电积累！匹配设计•降低系统失配的例子–一维公用重心设计–二维公用重心设计匹配设计•降低系统失配的例子–单元整数比(R1:R2=1:1.5)–均匀分布和公用重心–Dymmy元件R1R2R1R2R2R1R1R2dummydummy匹配设计•降低系统失配的例子–单元整数比(8:1)–加dummy元件–公用重心布局–问题：布线困难，布线寄生电容影响精度C1C2匹配设计•降低系统失配的例子–方向一致–加dummy保证周围环境对称M1M2M1M2DSDSM1M2DSDSDSDSdummydummyD,S不再对称！匹配设计•降低系统失配的例子–加dummy保证多晶刻蚀速率一致M1M2M3M1M2M3dummydummy多晶刻蚀速率不一致多晶刻蚀速率一致匹配设计•降低系统失配的例子–加dummy导线保持环境对称–公用重心以减小梯度效应不对称互为镜像匹配设计•降低系统失配的例子–叉指结构–交叉耦合结构D1D2S122dummydummy1D1SD2SD1共同点：对梯度效应和倾斜注入不敏感21D2SD112D1SD2关于匹配电路，放大电路不需要和下面的电流源匹配。什么是匹配？使需要匹配的管子所处的光刻环境一样。匹配分为横向，纵向，和中心匹配。1221为纵向匹配，12为中心匹配（把上方1转到下方1时，上方2也达到下方2位置）21中心匹配最佳。尺寸非常小的匹配管子对匹配画法要求不严格.4个以上的匹配管子,局部和整体都匹配的匹配方式最佳.匹配设计•降低系统失配的例子–匹配晶体管与其他晶体管保持相当距离，以免引起背栅掺杂浓度的变化，导致阈值电压和跨导的变化dddddd2倍阱深！抗干扰设计•数模混合电路的版图布局•屏蔽•滤波抗干扰设计•数模混合集成电路中的版图布局–模拟和数字电源地的分离–模拟电路和数字电路、模拟总线和数字总线尽量分开而不交叉混合–根据各模拟单元的重要程度，决定其与数字部分的间距的大小次序AnalogPowerDigitalPowerDigitalAnalog运放交换机调制电容采样编码逻辑抗干扰设计•电容的屏蔽电路中的高阻接点接上极板，以减小寄生和屏蔽干扰；电容下面用接地的阱来屏蔽衬底噪声CAP此地应为“干净”地！可独立接出，不与其他电路共享抗干扰设计•敏感信号线的屏蔽增大线间距周围放置地线抗干扰设计•敏感信号线的屏蔽包围屏蔽缺点：到地的寄生电容较大；加大了布线的难度抗干扰设计•敏感电路的屏蔽–用接地的保护环(guardring)–保护环应接“干净”的地–N阱较深，接地后可用来做隔离PdiffNwell抗干扰设计•加滤波电容–电源线上和版图空余地方可填加MOS电容进行电源滤波–对模拟电路中的偏置电压和参考电压加多晶电容进行滤波偏置参考抗干扰设计•加滤波电容–电源线上和版图空余地方可填加MOS电容进行电源滤波–对模拟电路中的偏置电压和参考电压加多晶电容进行滤波P-PCAPMOSCAP寄生优化设计•寄生电阻和电容会带来噪声、降低速度、增加功耗等效应•降低关键路径上的寄生，如放大器输入端上的寄生电阻（主要是多晶硅电阻）•降低关键节点的寄生，如高阻节点和活性较大的节点上的寄生电容寄生优化设计•晶体管的寄生优化–尽量减小多晶做导线的长