数字电路与逻辑设计习题及复习资料

数字电路与逻辑设计模拟题一、选择题1、（36.7）10的8421BCD码为。（）A、（0110110.101）8421BCDB、（0011110.1110）8421BCDC、（00110110.0111）8421BCDD、（110110.111）8421BCD2、与（6B.2）16相对应的二进制数为（）A、（1101011.001）2B、（01101010.01）2C（11101011.01）2D、（01100111.01）23、在BCD码中，属于有权码的编码是（）A、余3码B、循环码C、格雷码D、8421码4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（）5、如果1-2所示的波形图，其表示的逻辑关系是（）6、下列器件中，属于组合电路的有（）A、计数器和全加器B、寄存器和比较器C、全加器和比较器D、计数器和寄存器7、异或门F=AB两输入端A、B中，A=0，则输出端F为（）A、ABB、BC、BD、08、已知4个组合电路的输出F1～F4的函数式非别为：F1=AB+AC，F2=AB+ACD+BC，F3=AB+BC，F4=（A+B）·（A+C），则不会产生竞争冒险的电路是()A、电路1B、电路2C、电路3D、电路49、边沿触发JK触发器的特征方程是（）A、θ1n=Jn+knB、θ1n=Jn+knC、θ1n=Jn+knD、θ1n=Jn+Kn10、用n个出发器件构成计数器，可得到的最大计数长度为（）A、nB、2nC、n2D、2n11、（011001010010.00010110）8421BCD所对应的十进制数为（）A、（652.16）10B、（1618.13）10A、CBAB、CBAC、A+B+CD、CBAA、F=A·BB、F=A+BC、F=BAD、F=BAC、（652.13）10D、（1618.06）1012、八进制数（321）8对应的二进制数为（）A、（011010001）2B、（110011）2C、（10110111）2D、（1101011）213、与（19）10相对应的余3BCD码是（）A、（00101100）余3BCDB、（01001100）余3BCDC、（00110101）余3BCDD、（01011010）余3BCD14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（）A、CBAB、CBAC、A+B+CD、CBA图1-315、如图1-4所示的波形图表示的逻辑关系是（）A、F=BAB、F=A+BC、F=BAD、F=BA16、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）A、含有存储元件B、输出、输入间有反馈通路C、电路输出与以前状态有关D、全部由门电路构成18、函数F=CBABCA，当变量取值为（），不会出现冒险现象。A、B=C=1B、B=C=0C、A=1，C=0D、A=B=019、由与非门组成的基本RS触发器的特性方程是（）A、100001SRRSnnB、100001SRRSnnC、100001SRRSnnD、100001SRRSnn20、4个触发器构成8421BCD码计数器，共有（）个无效状态。A、6B、8C、10D、不定二、填空题1、（67）10所对应的二进制数为和十六进制数为。2、逻辑函数F=AB+AB的对偶函数Fˊ=3、在数字逻辑电路中，三极管主要工作在两种稳定状态。4、如图2-1所示电路能实现的逻辑关系是F=。5、CMOS传输门组成的电路如图2-2所示，当C=0时，U0=，当C=1时，U0=。6、四选一数据选择器，AB为地址信号，I0=I3=1，I1=C，I2=C，当AB=00时，输出F=；当AB=10时，输出F=。7、3线―8线译码器如图2-3所示，他所实现函数F=。8、时序逻辑电路一般由和两分组成。9、半导体存储器，根据用户对存储器进行操作分为和两大类。10、十进制数（56）10转换为二进制数为和十六进制数为11、逻辑函数F=A·（B+C）·1的反函数F=12、由于二极管具有特性，因此可作为开关元件使用。13、由oc门构成的电路如图2-4所示，F的表达式为14、如图2-5所示电路中，F的表达式为15、八选一数据选择器电路如图2-6所示，他所实现函数F=16、3线-8线译码器电路如图2-7所示，它所实现函数F1=；F2=。17、JK触发器，要使nn1，则输入J=K=；或J=，K=18、型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。型时序电路的输出仅与电路内部的状态有关。19、RAM由若干基本存储电路组成，每个基本存储电路可存放。三、分析化简题1、化简函数（1）Y1=（BABA·C+CBA）·（AD+BC）（代数法化简）（2）Y2=AB+BD+BCD+ABC（卡诺图化简）（3）Y3（A、B、C、D）=)14,12,4,2,1(m+)10,9,8,7,6,5(（m为函数Y的最小项和，为任意项和）（卡诺图化简）2、电路如图3-1所示，分析电路逻辑功能。3、分析图3-2所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图和时序图。4、图3-3所示电路由555定时器构成，它是什么电路？已知定时电阻R=11KΩ，要求输出脉冲宽度tw=1秒，试计算定时电容C的数值？5、图3-4电路中74LS290已接成异步十进制计数器，θ0为最低位，θ3为最高位，设计数器输出高电平为3.5v，低电平为0v。当θ3θ2θ1θ0=0101时，求输出电压U0的值？6、化简函数（1）Y1=BDBADCABA（代数法化简）（2）Y2=CDDACA（卡诺图化简）（3）Y3（A、B、C、D）=）、、、、、（）、、、、（15141312111097531m（m为函数Y3的最小项和，为任意项和）（卡诺图化简）7、电路如图3-5所示，分析电路逻辑功能。（本题8分）8、分析图3-6所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。9、由555定时器构成的多谐振动器如图3-7所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T1，振荡频率f和占空比q。10、图3-8所示电路是倒T形电阻网络D/A转换器，已知R=10KΩ，UREF=10V。试求：（1）U0输出范围；（2）当D3D2D1D0=0110时，U0=？四、设计题1、用如下器件实现函数Y=ABC，画出逻辑图（或阵列结构图）。（1）与非门；（2）3线―8线译码器（74LS138）和与非门；（3）八选一数据选择器（74LS151）；（4）ROM的阵列结构图。2、试用置零法将4位同步二进制计数器74LS161接成十三进制计数器，并画出状态转换图，可以附加必要的门电路。3、用如下器件实现函数Y=（AB）C+CBA画出逻辑图（或阵列结构图）。（1）与非门；（2）3线-8线译码器（74LS138）和与非门；（3）八选一数据选择器（74LS151）；（4）ROM的阵列结构图。4．试用置零法将4位同步二进制计数器74LS161接成八进制计数器，并画出状态转换图，可以附加必要的门电路。数字电路与逻辑设计模拟参考答案一、1、C2、A3、D4、B5、C6、C7、B8、B9、C10、D11、A12、A13、B14、C15、D16、D17、D18、B19、C20、A二、1、（1000011）2，（43）162、（A+B）·（BA）3、饱和及截止4、ACBC5、Ui1，Ui26、1，C7、m1+m3+m4+m5+m68、19、组合逻辑电路，存储电路10、只读存储器，随机读写存储器11、（111000）2，（38）1612、CBA13、单向导电14、F=AB15、F=BA=BA16、CBCABA或BACACB18、1，nn19、米利，17、m1+m2+m3+m7，m3+m5+m6+m7摩尔20、一位二值代码三、1、（1）Y1=ACD+ABC（2）Y2=AB+BD+ACD（3）Y3=BD+CD+ACDABCD000111100011011ФФФ111110ФФФ2、（1）写出逻辑函数式F=ABCCABCBABCA=）（CBAABC=ABC+CBAABCD00011110001110111111111011=ABC+ABC（2）列真值表ABCF00010010010001101000101011001111（3）由真值表可知当ABC=000或111时F=1，否则F=0所以该电路为“一致电路”3、（1）驱动方程1010KJn1101KJn（2）状态方程nnnnonn1011110（3）输出方程Z=n1（4）状态转换图Zθ1θ01110110001111010（5）时序图此电路是一个同步三进制加法计数器电路可自启动。4、构成单稳态触发器∵tw=1.1RC∴C=R1.11=310101.11=0.08310-3F=83F5、IZ=（15.33+25.32+45.31+85.30）U0=―RFIZ=―2（15.33+25.32+45.31+85.30）当θ3θ2θ1θ0=0101时U0=―（25.3+85.3）2=―（3.5+0.875）=―4.375V6、（1）Y1=BDBADCABA=DCABA=A+DCAB=A+B（2）Y2=DCA（3）Y3=DABCD000111100011011111ФФФФ101ФФABCD000111100011011111111101117、（1）写出输出函数表达式））（（）（BABABAABABBABAABBABAF1=BABA=BABAABF2（2）列真值表ABF1F20000011010101101（3）由真值表可知，F1和AB是异或关系，相当于两个一位二进制数相加所得的本位和数；F2是A和B的逻辑与，相当于两数相加的进位数，所以该电路是由两个一位二进制数相加的加法电路，又称为半加器。8、（1）驱动方程nnnnDDD1000102（2）状态方程nnnnnnn1010011210（3）输出方程Z=nn20（4）状态转换图该电路为一同步五进制计数器，电路可自启动9、T1=0.7（21RR）·C=0.7（1+8.2）1030.110-6=0.644msT=0.7（212RR）·C=0.7（1+28.2）1030.110-6=1.218msf=KHZHZT821.082110218.1113q=52218.1644.0221211RRRRTT%10、（1）U0=―nnREFDU2当D3D2D1D0=1111时U0=―152104=―9.375V所以输出电压范围为0~―9.375V（2）U0=―62104―3.75v四、1、Y=ABC=（AB+AB）C=（AB+AB）C+BABA·C=ABC+ABC+ABC+ABC=），，，（7421m（1）与非门Y=ABCCABCBABCA=CABABCCBABCA（2）3线-8线译码器和与非门7421mmmmY=7421mmmm=7421YYYY（3）八选一数据选择器I1=I2=I4=I7=1I0=I3=I5=I6=0（4）ROM的阵列结构图2、θ3θ2θ1θ01101111000000001001000111100010010110101101010011000011101103、Y=CBABA）（（A⊙B）C=CBACABBCACBA=m0+m3+m5+m6=），，，（6530m（1）与非门Y=CABCBABCACBA