基于verilog HDL 的数字计时器的设计

EDA设计基础实验课程论文题目基于verilogHDL的数字计时器的设计学院通信与电子工程学院专业班级电子081班学生姓名大彬哥指导教师大力会2013年6月12日EDA设计基础实验课程论文I摘要当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。本论文先确定了系统的逻辑功能，建立算法流程，选择电路结构，然后确定并设计电路所需的数据处理以及控制模块，在QuartusII上以verilogHDL为系统逻辑描述方法完成了数字计时器所需的按键输入消抖模块，控制模块，分频模块，计数模块，存储器模块，显示译码模块的设计与顶层设计和引脚分配，并讨论了FPGA设计中的常见的毛刺及其消除方法以及系统资源优化，利用计算机的强大运算能力在QuartusII上对用VHDL建模的复杂数字逻辑进行编译，自动综合地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，生成符合要求且在电路结构上可以实现的数字逻辑网表（Netlist），根据网表和某种工艺的器件自动生成具体电路，然后生成该工艺条件下这种具体电路的延时模型，并下载到FPGA板上实际验证，通过本设计对数字系统自动化的基本概念、基本原理、特性及实现方法都有了较好的了解和理解，同时锻炼了计算机应用能力和verilogHDL语言的编程能力和QuartusII以及MaxplusII的使用能力，本设计圆满完成了用verilogHDL语言设计1/10秒数字计时器并仿真和实际下载到ALTERA公司的CycloneII系列的EP2C8Q208C中实现。关键词：电子设计自动化，现场可编程门阵列/复杂可编程逻辑器件，硬件描述语言，数字系统设计。EDA设计基础实验课程论文IIAbstractThecurrentdesignofelectronicsystemsisdevelopingtofastspeed,largecapacity,smallsize,lightweight,Lowpowerconsumption.WhatdecisivelypromotetherapiddevelopmentofthistrendistheuseofmodernEDAdesigntools.Inthisthesis,wefirstlydeterminethesystem'slogicfunctions,buildthealgorithmofsystem,andselectthecircuit,thenIdentifyanddesignthedataprocessingandcontrolmodulecircuitrequires.Completethekeyinputdebouncemodule,controlmodule,frequencymodules,countermodules,memorymodules,displaydecodingmoduledigitaltimerrequireswithverilogHDLinQuartusII,andfinishthedesignoftop-levelentityandPinassignment.DiscussthereasonofglitchandtheeliminationofglitchinFPGA.Automaticallycompletecompilelogic,logicsimplification,logicpartitioning,logicsynthesisandlogicoptimization,logicboardwiring,logicsimulation,generatethedigitallogicnetlistwhichmeetstherequirementsandcanbeimplementedonthecircuit,automaticallygenerateaspecificcircuitaccordingtothenetlistandthedevice.andthenbuildthisspecificdelaymodelcircuitundertheseconditions,thendownloadtotheFPGAboardandactuallyverifythedesign.Throughthisdesign,wehavebetterknowledgeandunderstandingforEDA'sbasicconcepts,basicprinciples,characteristicsandmethods,alsoimprovetheabilityofusingcomputerandQuartusIIandMaxplusIIandVerilogHDLprogrammingability.ThedesignofdigitaltimerbasedonVerilogHDLiscompletedsuccessfullyandhasbeensimulatedanddownloadedtoALTERA'sEP2C8Q208CandworksSuccessfully.KeyWords：EDA,FPGA/CPLD,verilogHDL,DigitalSystemDesign.EDA设计基础实验课程论文III目录摘要.....................................................................I第一章引言.............................................................................................................................................11.1EDA现状.......................................................................................................................................11.2硬件描述语言.......................................................21.3设计指标...........................................................4第2章EDA设计方法及其应用..........................................................................................................52.1分析方法...........................................................52.2描述方法...........................................................62.3实现方法...........................................................7第3章设计思想与方案论证.............................................................................................................83.1设计思想...........................................................83.2论证分析...........................................................8第4章系统设计..................................................................................................................................104.1顶层电路设计......................................................104.2数字秒表的设计原理................................................104.3键输入消抖模块....................................................114.4时钟分频电路模块..................................................124.5控制电路模块......................................................124.6计时电路模块......................................................134.7模式选择模块......................................................154.8存储器模块........................................................154.9动态扫描译码显示模块..............................................15第5章程序设计..........................................................17第6章仿真下载实现.....................................................20参考文献....................................................................................................................................................23EDA设计基础实验课程论文1第一章引言随着人们生活水平的日益提高,社会体系的日益完善,人们对于各种应用器材的要求也越来越高.秒表作为日常生活中,特别是体育运动中应用的特别广泛,所以精确且方便使用的秒表就被越来越多的人所选择.本秒表计时器用于体育竞赛及各种要求有较精确时的各领域，以往常利用中小规模集成电路实现，但一般体积大，使用携带不方便。利用VHDL在FPGA或CPLD上实现1/10秒计时控制器，能充分发挥VHDL与可编程器件灵活、高效，集成度高的特点，基于VHDL实现1/10秒计时控制器具有重要的实际意义．此计时器是用一块专用的芯片，用VHDL语言描述的。它具有开关、时钟和显示功能,其体积小，携带方便。1.1EDA现状当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。EDA是电子设计自动化(ElectronicDesignAutomation)的缩写，是90年代初，从CAD（计算机辅助没计）、CAM（算机辅助制造）、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在EDA软件平台上，对以硬件描述语言HDL为统逻描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系统硬件功能的描述，在EDA工具的帮助下就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修