第三章-基本功率集成电路工艺

2020/4/161第三章基本功率集成电路工艺2020/4/162/112主要内容功率集成电路兼容工艺概况PIC的隔离技术PIC功率器件PN结的终端技术主流工艺Bipolar-CMOS-DMOS技术SPIC工艺例子HV-IC工艺例子2020/4/163/112功率集成电路工艺功率集成电路内部包含低压控制电路（以低压CMOS为主）和功率器件两大部分，要实现低压和高压集成在一块芯片上，基本条件满足：一方面必须使高低压器件在电路结构、电性能参数上兼容;另一方面必须在制备工艺上相互兼容。2020/4/164/112功率集成电路兼容工艺概况NMOS-DMOS兼容工艺CMOS-DMOS兼容工艺Bipolar-CMOS-DMOS兼容工艺2020/4/165/112功率集成电路工艺由于一般传统CMOS或者Bipolar工艺均无法满足PIC需求，随着工艺水平的不断进步，目前出现的PIC兼容工艺主要有：NMOS-DMOS兼容工艺CMOS-DMOS兼容工艺Bipolar-CMOS-DMOS兼容工艺（简称BCD工艺）等20世纪80年代中期，意法半导体（ST）公司率先研制成功BCD工艺技术，在一套工艺制程能在一个硅片上制造出Bipolar、CMOS和DMOS高压功率器件。随着集成电路和微电子工艺的进一步发展，BCD工艺已成为PIC制造的主流技术。2020/4/166/112NMOS-DMOS兼容工艺T.Fujihira等人研制出用于汽车低面(low-side)开关的自隔离NMOS-DMOS工艺（1991年）P+P-N+GSDN+N+GSDN+N-P+P-N+KP+AN+KAP+N+KAP++KAP+N+KN+N-DeepP+ADeviceCrosssectionVerticalPowerMOSFETNMOS25Vand10VenhancementDepletionZeners25V10V5V(Option)Poly-SiZener8V(option)HVZenerVzcontrollable(Option)ResistorsandCapacitorsDP+P-N+N+N-P+P-N+GS2020/4/167/112CMOS-DMOS兼容工艺基于0.18μm标准CMOS工艺的扩展漏MOS结构DrainGateSourceSTISTIPwellPwellNwellN+N+DrainGateSourceSTISTINwellPwellP+P+P-substrateP-substrate(a)DE-NMOS(b)DE-PMOS2020/4/168/112CMOS-DMOS兼容工艺基于标准0.5μm标准CMOS工艺采用智能电压扩展技术的RESURF结构LDMOS。2020/4/169/112CMOS-DMOS与标准CMOS工艺对比次序(a)标准CMOS工艺(b)CMOS-DMOS兼容工艺1P-衬底P-衬底2N阱注入N阱注入3场氧化N-drift注入4N-沟道区注入P-drift注入5P-沟道区注入场氧化6栅氧化及多晶硅淀积N-沟道区注入7NMOS和PMOS源漏注入P-沟道区注入8…栅氧化及多晶硅淀积9…NMOS和PMOS源漏注入10……2020/4/1610/112Bipolar-CMOS-DMOS兼容工艺Bipolar-CMOS-DMOS兼容工艺（简称BCD工艺）是一种将Bipolar、CMOS和DMOS晶体管集成在同一块硅衬底上的工艺。BCD工艺集成DMOS功率器件，不仅不需要额外的封装和片外整合就可以直接驱动负载，而且可以达到提高性能、减小成本和降低功耗的目的。2020/4/1611/112ST公司的第一代BCD工艺ST公司开发的第一代BCD工艺，是在传统的结隔离双极工艺基础上，兼容纵向DMOS器件的4μm60V工艺。第一代BCD工艺只需要12块掩模版，相比普通的双极工艺并没有增加很多。基于第一代BCD工艺的PIC产品为L6202和L6203，均为集成DMOS的桥驱动IC，最大驱动电流可以达到3A。2020/4/1612/112ST公司的第二代BCD工艺相比第一代：光刻精度4μm-2.5μm单位面积集成器件650个/mm2-1500个/mm2功率器件的特征导通电阻下降接近一半2020/4/1613/112BCD发展状况目前BCD工艺已被广泛运用于电源管理、显示驱动、汽车电子、工业控制等PIC领域。众多国内外的功率半导体厂商加入到BCD工艺这一领域：STMicroelectronicsPhilipsBCDsemiconductorTexasInstrumentsNationalSemiconductorOnsemiPowerIntegration等等公司。2020/4/1614/112ST公司ST公司从1986年开发出第一代BCD工艺之后，其工艺水平得到不断改进和提高。目前ST公司已开发出一系列用于功率集成电路制造的BCD工艺，如BCD3、BCD4、BCD5、BCD6。继BCD6之后，BCD工艺已发展到采用特征线宽为0.18μm的BCD8技术，同时在VLSICMOS工艺基础上集成功率LDMOS器件（包括N型和P型沟道）。目前ST公司的BCD系列工艺的PIC产品广泛运用于通信、消费类电子、汽车电子等领域。2020/4/1615/112国家半导体公司国家半导体（NationalSemiconductor）公司开发一系列BCD工艺，其相应产品主要集中在电源管理方面，是全球第一大的稳压器及电压参考电路供应商。2020/4/1616/112BCD工艺几个发展方向目前BCD工艺还向以下几个方向发展：SOI方向与微电子机械系统（MEMS）结合与SOC系统结合2020/4/1617/112BCD工艺几个发展方向SOI方向：利用SOI良好的隔离优势进行高性能和高稳定性的PIC产品的实现。目前SOI材料衬底的成本较普通的硅片要高3～6倍，限制SOI-BCD的进一步发展。为了将SOI电路的成本降低，ST公司、Atmel公司、Philips公司等开展相关研究推出一系列改进的工艺，实现高密度复杂低压控制电路与高压DMOS器件的集成。2020/4/1618/112BCD工艺几个发展方向与微电子机械系统（MEMS）结合：MEMS是硅片上制造的传感器，除特殊刻蚀工艺外其他与功率集成电路的工艺基本相同，从而使它成为目前功率集成电路实现模拟采集的关注热点。处于成本考虑，目前功率集成电路和MEMS还是分开制造，然后放在一个基片上进行封装。2020/4/1619/112BCD工艺几个发展方向与SOC系统结合：将微处理器、存储器、电源管理和数字信号处理等单元集成在一起的高智能功率系统。这种复杂度的提高，使得基于BCD工艺的电路也开始向模块化、单元化方向发展，通过调用标准单元库使得SPIC设计更加灵活、方便，缩短设计时间和减小设计费用。2020/4/1620/112PIC的隔离技术自隔离PN结隔离介质隔离隔离技术比较2020/4/1621/112LDMOSNPNCMOSN-wellN-wellP-wellN-wellPP+N+N+PP-substrateN+N+N+N+P+自隔离自隔离技术是利用晶体管和衬底之间形成的“天然”PN结反偏来实现隔离的。2020/4/1622/112PN结隔离PN结隔离技术是双极型集成电路中最早采用的隔离技术，利用N-外延层和P-衬底形成PN结提供衬底隔离，再用深扩散将每个器件分隔开来。PN结隔离技术根据外延厚度的不同，又可以分为两种不同的实现方案，一种是采用厚外延技术，一种是采用薄外延技术。2020/4/1623/112LDMOSNPNCMOSNP-wellN-wellPPP-substrateN+N+N+P+P+P+N+N+N+N+N+N+P+薄外延PN结隔离采用薄外延技术的PN结隔离实现的功率器件一般为横向RESURF结构高压器件。2020/4/1624/112薄外延PN结隔离特点高低压器件可同时实现优化；高压器件的耐压可以简单地通过增大或减小漂移区的长度而改变，因此一种制造工艺便可获得不同耐压的最佳化高压器件；可以实现强抗闩锁能力的CMOS电路和高性能双极器件的集成；浅隔离结易于制作，不会消耗过多芯片有效面积。2020/4/1625/112VDMOSNPNCMOSNP-wellN-wellPP-isoN+N+N+P+P+P+N+N+N+N+P+N+substrateP-bodyN+N+P+P-bodyN+N+P+厚外延PN结隔离采用厚外延技术的PN结隔离实现的功率器件一般为纵向VDMOS结构为主。2020/4/1626/112厚外延PN结隔离P-substrateP-bodyP+P+P+N+N+N+N+SGDSGDSGDN-epiP-wellN-epiBLN1N+N+GP-N+P+SP+P+P-P-BLN2BLPP+BLN1P+BLPP+BLN1GDVDMOSHVPMOSNMOSPMOS2020/4/1627/112厚外延PN结隔离这种技术主要优点是能利用纵向DMOS管的高电流处理能力。当芯片中采用电流处理能力较大的纵向器件（VDMOS、NPN和IGBT等）且电极从芯片表面引出时，为了使器件发挥更佳的性能，降低纵向器件的导通电阻，一般还增加N+埋层和深N+注入工艺。2020/4/1628/112介质隔离介质隔离就是采用某些半导体工艺技术使器件间被介质隔离，目前已被应用于如FED显示驱动、PDP显示驱动、汽车电子、马达驱动等领域。LDMOSNPNCMOSNP-wellN-wellPPSiSiO2PolySiN+NNN+P+N+N+N+N+N+N+P+2020/4/1629/112介质隔离由于介质隔离的宽度不受外延层厚度和击穿电压的影响，所以隔离区可以很小，大大减小硅片的面积，提高封装密度；由于介质隔离的效果非常好，相对PN结没有寄生管，寄生电容也非常低，从而减小了串扰和闩锁效应的发生，使得设计大大简化；由于介质隔离在高温下保持较好的隔离性能，从而提高了器件的开关速度，以便应用于更高速高性能的数字和模拟电路中；介质隔离具有优越的电磁兼容（EMC）性和抗辐照性能。2020/4/1630/112介质隔离同样介质隔离也存在缺点，对于采用SiO2隔离的工艺而言，由于SiO2热导率比单晶Si要低，在PIC运用时更易造成局部过热效应，导致器件产生二次击穿，从而影响PIC性能和可靠性。这就要求设计人员在版图设计时特别注意。2020/4/1631/112隔离技术比较隔离方式PN结隔离自隔离介质隔离实现成本较高低高工艺难度低低高工艺层次多少多适合器件纵向、横向器件皆可横向器件纵向、横向器件皆可隔离性能较好一般最好干扰和闩锁抑制较好一般最好隔离占芯片面积大较小最小2020/4/1632/112PIC功率器件PN结的终端技术弱化表面场（ReducedSurfaceField）技术场限环（FieldLimitingRing）技术场板（FieldPlate）及有关技术表面变掺杂（VariationofLateralDoping）技术轻掺杂（LightlyDopingDrain）技术2020/4/1633/112弱化表面场技术RESURF（ReducedSurfaceField）技术是一种常见的设计横向高压器件的工艺技术，一般称为弱化表面场技术或电场缓冲技术。采用RESURF技术，可以明显改善高压横向LDMOS、LIGBT等功率器件的性能（如与耐压有折衷关系的fT和导通电阻Ron等）。2020/4/1634/112RESURF技术原理(a)厚外延结构(b)薄外延RESURF结构P+N+N-P-substrateAKE=EcP+N+N-epiP-substrateAKE=Ec(a)(b)2020/4/1635/112场限环（FieldLimitingRing）技术为了抑制边缘曲率效应引起的电场集中，一般在元胞一定距离外，扩散一个或多个浮空P+环包围所