当前位置:首页 > 行业资料 > 其它行业文档 > 三维集成封装中的tsv互连工艺研究进展
第12卷第9期-1-电 子 与 封 装ELECTRONICS&PACKAGING第12卷,第9期Vol.12,No.9总第113期2012年9月收稿日期:2012-06-28三维集成封装中的TSV互连工艺研究进展吴向东(中国电子科技集团公司第43研究所,合肥230088)摘 要:为顺应摩尔定律的增长趋势,芯片技术已来到超越“摩尔定律”的三维集成时代。电子系统进一步小型化和性能提高,越来越需要使用三维集成方案,在此需求推动下,穿透硅通孔(TSV)互连技术应运而生,成为三维集成和晶圆级封装的关键技术之一。TSV集成与传统组装方式相比较,具有独特的优势,如减少互连长度、提高电性能并为异质集成提供了更宽的选择范围。三维集成技术可使诸如RF器件、存储器、逻辑器件和MEMS等难以兼容的多个系列元器件集成到一个系统里面。文章结合近两年的国外文献,总结了用于三维集成封装的TSV的互连技术和工艺,探讨了其未来发展方向。关键词:互连;三维集成;硅通孔中图分类号:TN305.94 文献标识码:A 文章编号:1681-1070(2012)09-0001-05ResearchStatusofThrough-SiliconViaInterconnectionfor3DIntegrationTechnologyWUXiang-dong(ChinaElectronicsTechnologyGroupCorporationNo.43ResearchInstitute,Hefei230088,China)Abstract:TomeetthegrowingtrendofMoore’sLaw,chiptechnologyhascome“MorethanMoore”eraof3Dintegration.Furtherminiaturizationofelectronicsystemsandperformance,3Dintegrationsolutionisneededmoreandmore.Asforthedemand-driven,thethrough-siliconvias(TSV)interconnecttechnologyemergedasthethree-dimensionalintegrationanditisoneofkeytechniquesfor3Dintegrationandwafer-levelpackaging.TSVintegrationiscomparedwithraditionalassemblymethods,thereareseveraladvantagestoadoptthistechnology.Themainonesare:reductionofinterconnectslength,electricalperformanceimprovementinducedandwiderrangeofpossibilitiesforheterogeneousintegration.3Dintegrationwouldthenallowtobuildsystemsincludingseveralfamiliesofcomponentsusuallyhardlycompatible,likeRFdevices,memory,logicandMEMS.Inthispaper,nearlytwoyearsofforeignliteratureabout3D-TSVintegratedinterconnecttechnologyandprocessesaresummarized,thefuturetrendoftechnologyisdiscussed.Keywords:interconnection;3Dintegration;TSV1引言 半导体技术的飞速发展,来自对IC性能要求不断提高的需求驱动,如功能增强、尺寸减小、耗电量与成本降低等。电子系统进一步小型化和性能提高,越来越需要使用三维集成方案,硅通孔(TSV)是三维集成电路中堆叠芯片实现互连的一种新技术解决方案。它是一种系统级架构的新方法,内部含有多个平面器件层的叠层,并经由TSV在垂直方向实现相互连接。如图1所示。采用这种方式可以大幅缩小芯片尺寸,提高芯片的晶体管密度,改善层间第12卷第9期电 子 与 封 装-2-电气互连性能,提升芯片运行速度,降低芯片的功耗、设计难度和成本。TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的最新技术。与以往IC封装键合和使用凸点的叠加技术不同,TSV能够使芯片在三维方向堆叠的密度最大,外形尺寸最小,大大改善芯片速度和低功耗的性能。它也被称为继键合、TAB和倒装焊之后的第四代封装技术。目前成为电子封装技术中最引人注目的一种技术。以TSV互连技术为核心的三维集成技术主要影响的是芯片之间的互连结构,因此这种技术主要减小的是芯片间互连需用的电路板面积。该技术一般是采用多块存储或逻辑功能芯片垂直堆叠在一起,并将堆叠结构中上一层芯中制出的TSV连接在下层芯片顶部焊盘上的方式来实现。该技术的潜在优势有:(1)连接长度可缩短至与薄晶圆厚度相同,可将逻辑区块作垂直堆叠,以取代水平分布导线互连方式,可大大降低逻辑区块间导线互连的平均导线长度;(2)可实现高密度、高深宽比的封装连接,能够整合复杂多晶片系统在硅晶圆上,可做多次物理性封装,其封装密度比目前先进多晶片模块更佳;(3)可避免共平面式长导线互连所产生的RC延迟,采用立体方式来缩短逻辑区块间电性互连长度。图1用于3D晶圆级叠层TSV结构示意图 2TSV技术发展驱动力三维整合技术发展的首要驱动力是尺寸的缩小,也就是使封装体尽量缩小到最小体积。然而,使用并列封装、封装体与封装体之间的堆叠和晶片堆叠等方案,其导线连接长度仍然太长。因导线连接长度太长,会导致讯号传输速度变慢,以及增加电力消耗,所以三维整合技术是解决上述问题的最佳方案。现今市场上手持式电子产品皆为三维整合技术发展的最大诱因。目前有许多种基于堆叠方法的三维封装技术,如在晶片上进行3D整合、晶片到晶片或封装体到封装体的3D堆叠技术、IC三维整合,在所有三维封装技术中,TSV技术可以提供最短和最直接的垂直连接。推动TSV技术发展的主要因素有:(1)外形因素:可减少封装体尺寸和重量,增加封装密度,使单位体积内容纳最多组件。在消费性电子产品走向轻薄短小的趋势下,各种电子组件,在单位面积与体积下,不断增加IC功能与内存容量,在水平方向的封装已经无法再扩张时,垂直方向的封装密度增加将成为未来发展趋势。(2)电性能的提高:使用垂直互连技术,可以取代二维互连技术,以缩短组件线路连接距离,进而降低寄生电容和耗电量。(3)异质组件的整合:将不同性质的组件技术整合在一个封装体上,因此TSV的三维IC方案在性能、功能和尺寸上可提供极大的优势。(4)成本因素:根据ITRS/MooreLaw所公布,在技术与设备成熟条件下,未来采用三维整合技术会比2D设计准则更具成本效益。比起引线键合在组件周围绕线,TSV的方法在同样的性能表现下最多能节省30%的硅基板用量。3用于三维集成的TSV技术现状3.1TSV互连技术的实现对于3D集成电路工艺来说,芯片叠层和晶片键合是最基本的步骤。TSV工艺技术使得叠层有效,而晶片减薄是另一项必需的技术,可以获得较短的TSV以及可控的叠层尺寸。如晶片需要在键合之前完成减薄,则需要特别的晶片承载技术。在制造方面,三维集成仍然是一项新技术,每种加工步骤都在寻求最有效和最具成本优势的方法,这包括采用晶片对晶片还是芯片对晶片的叠层方式,键合层是金属、聚合物还是直接的氧化层,在键合之前还是键合之后制作TSV和减薄晶片。TSV互连堆叠芯片这一基本概念,主要是使用了“机械填隙”技术,它广泛地用于机械工程领域,堆叠芯片间的三维互连。多个TSV从下面芯片的背面形成,芯片减薄到30μm~50μm。选择最后制作通孔工艺,因为其优点是没有器件可靠性问题,这第12卷第9期-3-是前端和后端或器件设计规则所加的限制造成的。上面芯片上的金柱状凸点通过施加压力压进下面芯片的TSV中。由于金凸点的带裙形状,压力会造成凸点塑性形变。因此在侧壁的凸点与TSV之间的界面会产生接触力。这就是使用“机械-填隙”技术后室温下只用压力就可以使堆叠芯片之间实现电连接。互连堆叠芯片的填隙方法优点是形成TSV和组装它们的工艺成本比传统工艺成本低得多,里面的芯片有填铜的TSV。该方法不需要通过电镀填充通孔、化学机械抛光来平面化或者电镀形成凸点,减少了工艺成本。而通过使用传统的柱状凸点键合机和倒装焊键合机,不需热控制就能在更短时间内组装堆叠芯片。此外倒装焊组装的对准比传统技术更容易,因为没有填充TSV的侧壁起到金凸点自对准效应的作用。因此这种填隙方法适用于更细节距的互连应用。而其键合剂不需使用铅或其他对环境有害的物质,只需室温下处理,减小了对环境的负面效应。3.2TSV工艺流程TSV是通过铜填充或者铜的均匀性淀积进行制作的。其中,铜从通孔底部和侧壁同时开始生长。为了确保通孔颈部附近能够进行速度较慢的放射状生长以获得无孔洞填充结果,电镀系统还采用了一些有机添加剂。TSV的制造工艺如图2所示,包括刻蚀、绝缘层淀积、扩散阻挡层淀积以及金属填充。图2TSV工艺流程图为制造这样的叠层结构,已经开发了很多工艺,通过插入TSV、减薄和键合,三维IC集成可以省去很大一部分封装和互连工序。所用工艺步骤为:(1)通过刻蚀或激光熔化在硅晶体中形成通孔;(2)通过PECVD淀积氧化层;(3)通过PVD、PECVD或MOCVD工艺淀积金属黏附层/阻挡层/种子层;(4)通过电化学反应往通孔中淀积铜金属;(5)通过化学机械抛光或研磨和刻蚀工艺去除平坦表面上的铜金属。TSV技术不仅可以连接两块芯片内的不同核心,还能将处理器和内存等不同部件连在一起,并通过数千个微小的连线传输数据,比如在硅锗芯片中,通过钻出许多细微的孔洞并以钨材料填充,就能得到TSV。相比之下,目前的芯片大多使用总线通道传输数据,容易造成堵塞、影响效率。更加节能也是TSV的特色之一。据称,TSV可将硅锗芯片的功耗降低大约40%。另外,由于改用垂直方式堆叠成“三维”芯片,TSV还能大大节约主板空间。尽管目前也有垂直堆叠芯片,但都是通过总线互连,不具备TSV的高带宽优势,因为TSV是直接连接顶部芯片和底部芯片的。3.3TSV互连的三维芯片堆叠所需的关键技术3.3.1TSV制作Z轴互连是穿透衬底且相互电隔离的连接,TSV的尺寸取决于在单层上需要的数据获取带宽。3.3.2芯片层减薄技术在封装整体厚度不变甚至有所降低的趋势下,堆叠中所用各层芯片的厚度就不可避免的需要被减薄。一般来说,较为先进的多层封装使用的芯片厚度都在75μm~50μm。长远来说,根据目前的技术路线图,在将来芯片厚度需减薄到约25μm~1μm的近乎极限厚度,堆叠的层数达到10层以上。因此,硅片的超薄化工艺将在封装技术中扮演越来越重要的角色,其应用范围也会越来越广泛。3.3.3对准和键合技术即芯片与晶圆之间,或者晶圆与晶圆之间。TSV键合采用的工艺有金属-金属键合技术和高分子粘结键合等。金属-金属键合技术是一种趋势,因为这种技术可以同时实现机械和电学的接触界面。使用金属对TSV进行封帽,之后采用氧化物和金属同步CMP进行平坦化,经过专利保护的表面处理技术,可使用标准的键合/对准机在大气环境下1min~2min实现芯片或者晶圆的键合。在350℃温度吴向东:三维集成封装中的TSV互连工艺研究进展第12卷第9期电 子 与 封 装-4-下施加压力,在低CoO键合操作下可以获得单一的金属界面。4TSV技术的应用TSV的应用涵盖各个领域,而图像传感器和微机电系统(MEMS)等应用已率先导入TSV工艺技术,例如东芝的TSV相机模块已用在诺基亚的一些最新款手机当中。随着应用的普及,TSV将为生产设备、材料、服务及设计供货商提供可观的商机。Gartner预测到2013年时,与TSV相关的工艺设备市场将达到
本文标题:三维集成封装中的tsv互连工艺研究进展
链接地址:https://www.777doc.com/doc-4871925 .html