时序逻辑电路习题(二)

第五章时序逻辑电路习题（二）习题集嘉应学院电子信息工程系CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态）解：该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式。①时钟方程：CP0=CP（时钟脉冲源的上升沿触发）1、试分析下图所示的时序逻辑电路。②输出方程：③各触发器的驱动方程：（3）作状态转换表。（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：1111nnQDQnnQDQ0010（CP由0→1时此式有效）（Q0由0→1时此式有效）（4）作状态转换图、时序图。（5）逻辑功能分析由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。Q/0/0/110111000Q/001Z1QCPQ02、用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)∧EPRDDLD13DD3DCPQQ0∧0RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132QQQQ4576QQQQ解：有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。3、如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。模为10×10=1003Q2Q1Q0Q74290(1)∧∧CP1CP2R0(2)R0(1)R9(1)9(2)RQ0∧Q12QQ374290(2)∧CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q4、用集成计数器74160和与非门组成的6进制计数器。Q0Q0000Q00010100001100102100101100101100010111Q3QDQ1∧074160Q32Q3DETQ10Q211CPLD31DQEPQ计数脉冲RCO20DRD&5、用集成计数器74163和与非门组成的6进制计数器。QDR∧ETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0132QQQQ3Q0010000000011Q0001Q1Q0100201016、用集成计数器74191和与非门组成的余3码10进制计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191∧00计数脉冲&Q30QQ21Q1100011001101001101002Q11011QQQ30101011110010110100010107、用集成计数器74160和与非门组成的7进制计数器。QDR∧ETEP74160DRCO33QD211QL010QDCPDD1计数脉冲200111Q30QQ21Q3Q0101000110111Q0100Q1Q1000210010110解：因为N＝48，而74160为模10计数器，所以要用两片74160构成此计数器。先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)∧EPRDDLD13DD3DCPQQ0∧0RCO74160(2)L21ETQDQR2DEP1计数脉冲&118、用74160组成48进制计数器。解：因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。D13DD3DCPQQ0∧0RCO74161(4)L21ETQDQR2DEP1RRCO0CP0D3DDD1QQETQ3DQEP∧L1D1274161(3)2QCP332Q1EP74161(2)D0D2DQD10QDRETLRCO∧D3RQ1DQDCP0EPD1L2D1RCO3∧ETDQD074161(1)2Q111111ff=1Hz=32768Hz9、某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图6.3.31所示。10、试用计数器74161和数据选择器设计一个01100011序列发生器。11、设计一个同步5进制加法计数器.（2）状态分配，列状态转换编码表。(1）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。S0S1S2S3S4解：本题是同步计数器的设计，分析步骤如下：（3）选择触发器。选用JK触发器。（4）求各触发器的驱动方程和进位输出方程。列出JK触发器的驱动表，画出电路的次态卡诺图。QQ10nn2Qn1000011110001010100011000×××根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图：Qn1Q0n2Qn10J200××××QnnQ102=J0001111010nQ12nQQn02K×××K=20010110101××××11QQ10nn2Qn1000011110001010100011000×××QQ10nn2Qn1000011110001010100011000×××nQ112nQQn01J0×××nQ0J=10010110101011000××21×1n0×QQ1nQ00n1K11×0×××0n=Q1KnQ12nQQn00J×××0010110101011000××21×1n0×QQ1nQ0n0K11110××××12n=Q0JK0=1再画出输出卡诺图可得电路的输出程：（5）将各驱动方程与输出方程归纳如下：（6）画逻辑图。100111YQ01Q×Q0nn××1n20010000QC1C1Q1K1J∧1J1J∧1K1KC1Q∧&2Q0QQ1CPY进位输出利用逻辑分析的方法画出电路完整的状态图。（7）检查能否自启动可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。0QQ1Q2/Y000001010011100/0/0/0/0/1/1101/1110111/1解：（1）根据设计要求，设定7个状态S0～S6。进行状态编码后，列出状态转换表。12、设计一个异步7进制加法计数器.（2）选择触发器。选用下降沿触发的JK触发器。（3）求各触发器的时钟方程，即为各触发器选择时钟信号。为触发器选择时钟信号的原则是：①触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。②触发器状态不需翻转时，“多余的”时钟信号越少越好。结合7进制计数器的时序图，并根据上述原则，选：CPQ0Q1Q2Y（4）求各触发器的驱动方程和进位输出方程。画出电路的次态卡诺图和JK触发器的驱动表：QQ10nn2Qn1000011110001010100011101110×000根据次态卡诺图和JK触发器的驱动表可得三个触发器各自的驱动卡诺图：Qn1Q0n2Qn1J2××××2=J0001111010×××1nQ12nQQn02K××K=20010110101××××11×nQ112nQQn01J01××00101101010110001×21×1n0×QQ1nQ00n1K11×0×××nQ0K=1+2QnJ1Q=n0nQ12nQQn00J××0010110101011000××2111n0×QQ1nQ0n0K11111××××12n=Q0JK0=11nQ+0再画出输出卡诺图，得电路的输出方程：100111YQ01QQ0nn×1n200Y=0000n2Q100Q1n（5）画逻辑图将各驱动方程与输出方程归纳如下：QC1C1Q1K1J∧1J1J∧1K1KC1Q∧2Q0QQ1CPY进位输出≥11≥1&1用逻辑分析的方法画出电路完整的状态图：（6）检查能否自启动。可见，如果电路进入无效状态111时，在CP脉冲作用下可进入有效状态000。所以电路能够自启动。0QQ1Q2000001010101110011100111