面向CameraLink接口的Kintex7与TMS320C6678视觉图像处理系统软件开发说明

面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心产品名称：CameraLink_K7+FMC6678产品编号：项目编号：面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统软件开发说明书中国物联网研究发展中心信息识别与系统控制研究中心中国科学院微电子研究所2014-11-26面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心系列最具性价比，采用先进的，高性能，低功耗，28nm，高-k金属栅极工艺技术制成。具备2.9Tb/s的超高I/O带宽、2百万的逻辑单元的处理能力和5.3TMAC/SDSP,比上一代器件少消耗50%的功率，为ASSP和ASIC提供了一个完全可编程的选择，K7采用第四代高级硅片组合模块列式架构，其简化设计和可移植性降低了系统开发和部署时间。K7_CameraLink板卡的功能性模块图解示于下图：XilinxFPGAXC7K325T-2FFG900I2xLEDPOWERCLOCKCameraLink输出2#转换电路DDR3SDRAMJTAGFMC接口[背面]SwitchDSPSRIOFPGAIO22对差分对DSPPCIe时钟156M时钟125MDSPSPI+3V3+2V5+1V8+12VBPIFLASH128MCameraLink输出1#转换电路CameraLink输入2#转换电路CameraLink输入1#转换电路扩展接口12个以上IO地电源图1.1K7_CameraLink板卡功能模块图K7_CameraLink板卡的关键特性：赛灵思的XC7K325T-2FFG900I256MBDDR3-1333存储器128MB的NANDFlash160引脚的LPCFMC接口，它包含了SRIO、PCIe、GPIO面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心FMC接口供电CameraLink接口：两路Base模式输入或一路Full模式输入，两路Base模式输出或一路Full模式输出ESATA接口RS422接口1.2软件平台概述K7_CameraLink板卡是需要XILINX的ISE开发环境的，推荐使用ISEDesignSuite14.7或ISEDesignSuite14.4软件版本开发。为了入门这块板卡，请遵循快速安装手册中的说明，安装所有需要的开发工具、驱动和文档。本手册主要从以下三方面来介绍K7_CameraLink板卡的使用。DDR3的配置与验证SRIO的配置与验证Flash的烧写验证面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心存储芯片。此结构支持DDR3外部存储器接口的16bit和32bit模式，板卡上使用了两片三星DDR3SDRAMK4B1G1646C-ZCG9。图2.1阐明了DDR3SDRAM的使用。图2.1K7_CameraLink板卡SDRAM的连接2.2DDR3IP核配置本节以ISEDesignSuite14.7的软件版本进行说明。打开CoreGeneratorIP核生成工具，新建工程，按照如下属性进行设置。面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心，进行IP核的属性配置。图2.3IPCORE参数配置ClockPeriod设成2500ps，时钟频率400MHz，即DDR3的工作频率为800MHz；DataWidth选择32位，点击CreateCustomPart，进行自定义DDR3时序设置，如下图。面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心按上述参数配置后，保存，并选择保存的器件。下图注意系统时钟与参考时钟的选择。面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心选择FixedPinOut，并按照原理图进行引脚分配，分配完成后进行验证，可看到指示通过。图2.7IPDDR3引脚分配接下来进行时钟引脚与测试状态指示引脚分配，如下图。sys_rst连接到RST_FULL2低电平复位；init_calib_complete指示IP和校验成功且DDR3可进面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心行读写；tg_compare_error指示DDR3进行了写读对比测试，如有错误指示高。图2.8IPDDR3时钟与状态指示引脚分配按照上述参数设置完成后即可进行DDR3IP控制核的生成。2.3DDR3读写验证进入上节生成的IP核工程文件下的mig_7series_v1_9\example_design\par目录下，双击create_ise批处理文件，生成名为test的DDR3示例工程。打开test工程，更改未使用引脚的属性为float，如下图。图2.9test工程未使用引脚设置面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心文件，配置到K7_CameraLink板卡。如下图，可以看到D5连接到init_calib_complete被点亮，DDR3上电校验通过；同样可以看到D4没有被点亮，即tg_compare_error输出低电平信号，读写对比测试并没有发生错误，即成功进行了DDR3读写。图2.10K7_CameraLink板卡上LED的位置面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心(SRIO)接口的高速串行收发数据。在K7_CameraLink板卡上一共有4通道的SRIO接口，所有的SRIO接口都连接到了FMC连接器上,下图显示了FPGA和FMC连接器之间的连接。图3.1K7_CameraLink板卡的SRIO接口连接图3.2SRIOIP核配置本节以ISEDesignSuite14.4的软件版本进行说明。同样按照2.2节的工程属性新建工程，打开StandardBusInterface/RapidIO/SerialRapidIOGen21.6进行IP核的配置。配置SystemConfiguration，本示例配置成4通道、3.125G、125M参考时钟，用户可根据自己需求进行配置，但参考时钟务必保持125MHz，因为板卡上只提供了125MHz的时钟。注：此部分配置需和DSP端保持一致。面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th2014信息识别与系统控制研究中心核带宽配置用户功能配置，用户可根据自己的功能选择合适的功能，注意DeviceIDs选16bit，这里设成0x77。图3.3SRIOIP核用户功能配置I/O接口选择Initiator/TargetLegacy，并勾选上HELLOFormat，如下图所示。面向CameraLink接口的Kintex-7与TMS320C6678视觉图像处理系统Nov.26th