基于FPGA的电子钟设计

基于FPGA的电子钟设计I基于FPGA的电子钟设计摘要VHDL是VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30%的速度快速成长。这次设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后,进一步应用VHDL设计一个电子钟,最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管的电路设计,内部的时间控制输出则用到了各种设计,包括：时钟分频模块、计时模块、按键模块和显示模块四个部分。关键词VHDL电子钟七段显示器FPGA基于FPGA的电子钟设计目录摘要......................................................................................................................I1前言......................................................................................................................11.1选题的目的和意义...............................................................................11.2FPGA技术的介绍...................................................................................11.3VHDL简介................................................................................................22系统总体设计方案............................................................................................42.1电子钟功能概述......................................................................................42.2电子钟外观................................................................................................43系统程序设计......................................................................................................53.1共享组件与程序包的设计说明..........................................................53.1.1my_pkg组件包程序代码...................................................................53.1.21Hz_generator组件..........................................................................83.1.3count60组件.....................................................................................93.1.4count24组件...................................................................................113.1.5alarm_set组件................................................................................123.1.6stop_watch组件.............................................................................153.1.7i60bcd组件.....................................................................................183.1.8i24bcd组件.....................................................................................203.2系统模块设计........................................................................................243.2.1七段显示器扫描输出电路模块（display）...................................243.2.2entity模块......................................................................................283.2.3architecture模块.............................................................................303.2.4正常计数时间功能模块..................................................................313.2.8扫描多路输出功能模块................................................................36基于FPGA的电子钟设计4总结......................................................................................................................39致谢......................................................................................................................40参考文献..................................................................................................................41附录......................................................................................................................42基于FPGA的电子钟设计11前言1.1选题的目的和意义20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.2FPGA技术的介绍FPGA是英文FieldProgrammableGateArray的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个新概念,内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：1）采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。基于FPGA的电子钟设计23）FPGA内部有丰富的触发器和I／O引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5）FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。随着电子设计自动化(EDA)技术的发展,利用计算机辅助设计和用高密度可编程逻辑器件实现数字系统已经成为发展趋势。本次毕业设计就利用VHDL语言的强大的电路描述和建模能力设计基于FPGA的电子时钟,可以提高利用计算机辅助设计和用高密度可编程逻辑器件实现数字系统的能力,为以后深入学习和应用电子系统现代设计方法打好基础,并具有工程实用性。1.3VHDL简介VHDL（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage）即超高速集成电路硬件描述语言,在基于CPLD/FPGA和ASIC的数字系统设计中有着广泛的应用。VHDL语言诞生于1983年,1987年被美国国防部和IEEE确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE1076-1987后,各大EDA公司都先后推出了自己的支持VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE1076-1993和IEEE1076-2000版本。VHDL是硬件设计人员的一种描述工具,硬件设计本身还是要人来完成的。VHDL被设计出来的目的是为了硬件设计,具有硬件的性质。它用于描述电路系统的结构,接口,行为和功能,除了它具有的硬件特征的语句外,它的语言形式和描述风格,以及句法与一般的计算机高级语言相当类似,然而它又与软件语言具有完全不同的性质。以下是一个vhdl的实例：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_