第3章 TMS320C54x硬件系统设计解析

第3章TMS320C54x硬件系统设计第3章TMS320C54x硬件系统设计3.1TMS320C54x硬件组成部分3.2TMS320C54x的时钟及复位电路设计3.3供电系统设计3.4外部存储器和I/O扩展设计3.5A/D和D/A接口设计3.63.3V和5V混合逻辑设计3.7JTAG在线仿真调试接口电路设计第3章TMS320C54x硬件系统设计3.1TMS320C54x硬件组成部分TMS320C54X芯片电源回路时钟回路复位电路JTAG接口A/D及D/A接口存储器扩展HPI接口其它I/O设备第3章TMS320C54x硬件系统设计典型的DSP目标板包括DSP、存储器、模拟控制与处理电路、各种控制口与通信口、电源处理以及为并行处理提供的同步电路等第3章TMS320C54x硬件系统设计引脚(144)按功能分为：电源引脚时钟引脚控制引脚：用来产生和接收外部器件的各种控制信号地址引脚：用来寻址外部程序空间、外部数据空间和片外I/O空间数据引脚：用于在处理器、外部数据存储器、程序存储器和I/O器件之间进行16位数据并行传输外部中断引脚通信端口引脚通用I/O引脚144143142141140139138137136135134133132131130129128127126125124123122121120119118117116115114113112111110109123456789101112131415161718192021222324252627282930313233343536108107106105104103102101100999897969594939291908988878685848382818079787776757473TMS320VC5402373839404142434445464748495051525354555657585960616263646566676869707172第3章TMS320C54x硬件系统设计电源引脚’C5402采用双电源供电，其引脚有：●CVDD（16、52、68、91、125、142），电压为+1.8V，为CPU内核提供的专用电源；●DVDD（4、33、56、75、112、130），电压为+3.3V，为各I/O引脚提供的电源；●VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。第3章TMS320C54x硬件系统设计3.2TMS320C54x的时钟及复位电路设计3.2.1时钟电路1.时钟信号的产生两种方法：一是使用外部时钟源的时钟信号。外部时钟源可以采用频率稳定的晶体振荡器，使用方便，价格便宜，因而得到广泛应用。二是利用DSP芯片内部的振荡器构成时钟电路。X1TMS320C54XX2/CLK晶体20p20pX2/CLKTMS320C54XX1晶体1234+5VNC电容C1、C2通常在0~30pF之间，它们可对时钟频率起到微调作用第3章TMS320C54x硬件系统设计3.2.2DSP复位电路复位电路的作用是确保微机系统中电路稳定可靠工作，复位状态决定了芯片的最初情况。C54x复位期间，处理器将进行如下操作：使程序计数器PC=FF80H；使扩展程序计数器XPC=0000H；使中断标志寄存器IFR=0000H；使数据总线处于高阻状态；控制线均处于无效状态；将地址总线置为FF80H；使IACK引脚产生中断响应信号；产生同步复位信号，对外围电路初始化；第3章TMS320C54x硬件系统设计将下列状态位置为初始值，即ST0=1800H，ST1=2900H，IPTR=1FFH：注意：①复位期间，不对其余的状态位和堆栈指针SP初始化；②若MP/MC=0，则CPU从内部程序存储器开始执行，否则将从外部程序存储器开始执行程序。ARP=0ASM=0AVIS=0BRAF=0C=1C16=0CLKOFF=0CMPT=0CPL=0DP=0DROM=0FRCT=0HM=0INTM=1OVA=0OVB=0OVLY=0OVM=0SXM=1TC=1XF=1第3章TMS320C54x硬件系统设计注意：软件复位RESET影响ST0和ST1寄存器，INTM位被置为1用以禁止可屏蔽中断，但是不会影响PMST寄存器。第3章TMS320C54x硬件系统设计硬件复位方式（2种）：上电复位、手动（按键）复位。复位的重要性：对于DSP系统而言，复位电路虽然只占很小的一部分，但它的好坏将直接影响系统的稳定性。复位方法：当时钟电路工作后，只要在RS引脚上出现两个以上外部时钟周期的低电平，芯片内部所有相关寄存器都初始化复位。只要RS保持低电平，则芯片始终处于复位状态。只有当此引脚变为高电平后，芯片内的程序才可以从FF80H地址开始运行。第3章TMS320C54x硬件系统设计复位电路1.RC复位电路P102利用RC电路的延迟特性给出复位需要的低电平时间。在上电瞬间，由于电容C上的电压不能突变，所以通过电阻R进行充电，充电时间由RC的乘积值决定。TMS320C54xRSC10μFVccR50kVRS第3章TMS320C54x硬件系统设计RC复位电路–能够保证系统正常复位。–但其功耗较大，可靠性差。–电源出现瞬态降落时，响应速度较慢，无法产生符合要求的脉冲。–另外电阻、电容受工作环境特别是温度的影响较大。–DSP系统的时钟频率较高，在运行中极易产生干扰和被干扰。第3章TMS320C54x硬件系统设计2.专用的复位电路RC复位电路特点：结构简单，但可靠性差，在恶劣的环境中很容易受到干扰影响，引起误动作。因此，在要求比较高的场合，为保证设备的正常运行，必须设置硬件监控电路。专用复位电路（监控复位芯片，俗称“看门狗”电路）：监控复位芯片是微处理器的监控复位集成电路，它能提供上电复位、掉电复位、电压跌落复位、备份电池切换和看门狗定时输出等多种功能。如MAXIM公司推出的MAX706。第3章TMS320C54x硬件系统设计MAX706应用：MAX706应用在DSP中的接线如图所示。MR手动复位引脚内部有上拉电阻，可直接通过一个按键接地。不管是上电、手动、掉电或程序走飞等引起的复位，7脚至少会保持140ms的低电平，保证DSP系统复位，大大提高了系统抗干扰的能力。第3章TMS320C54x硬件系统设计C54x系列芯片电源分为两种，即内核电源与I/O电源。I/O电源一般采用3.3V设计；内核电源采用3.3V、2.5V或1.8V电源3.3.1DSP供电电源设计(1)3.3V单电源供电。可选用TI公司的TPS7133、TPS7233、TPS7333芯片，也可以选用Maxim公司的MAX604、MAX748芯片或LT1117-3.3等芯片。(2)采用双电源供电。可以采用TPS73HD301、TPS73HD325、TPS73HD318等系列芯片。3.3供电系统设计第3章TMS320C54x硬件系统设计CVDDTMS320C5402DVDDTPS76318TPS76333+5V+1.8V+3.3VTMS320C5402DSP的CPU工作电压是1.8V，片内I/O设备工作电压是3.3V。TPS76318是将5V直流电压转换为1.8V的电压调整器，TPS76333是将5V直流电压转换为3.3V的电压调整器。理想情况下，两电源应同时加电。若不能做到同时加电，应先对DVDD加电，然后再对CVDD加电。第3章TMS320C54x硬件系统设计3.4外部存储器和I/O扩展设计扩展的原因：对于数据运算量和存储容量要求较高的系统，在应用DSP芯片作为核心器件时,由于芯片自身的内存和I/O资源有限，往往需要存储器和I/O的扩展。此外，片内ROM通常不可写，在出厂时固化；而RAM掉电丢失，因此想要脱离仿真器后上电就可以运行程序，必须外扩存储器。第3章TMS320C54x硬件系统设计外部存储器主要分为两类。ROMRAM包括EPROM、E2PROM和FLASH等。分为静态RAM(SRAM)和动态RAM(DRAM)ROM主要用于存储用户的程序和系统常数表,一般映射在程序存储空间。RAM常选择速度较高的快速RAM,既可以用作程序空间的存储器,也可以用作数据空间的存储器。第3章TMS320C54x硬件系统设计扩展的方法：C54xDSP的外部接口包括数据总线、地址总线和一组用于访问片外存储器与I/O端口的控制信号线。P104C54xDSP外部程序、数据存储器以及I/O扩展地址和数据总线复用（A16及以上的地址总线只在寻址片外程序空间时有效），完全依靠片选和读写选通配合时序控制扩展。外部接口总线是一组并行接口。它有两个相互排斥的选通信号/MSTRB和/IOSTRB。前者用于访问外部程序或数据存储器，后者用于访问I/O设备。读/写信号则控制数据传送的方向。第3章TMS320C54x硬件系统设计3.4.1外扩数据存储器设计在选择外部存储器时，应考虑的主要问题：(1)电压在DSP应用系统中最好使用同一工作电压的外部存储器（+5V，+3.3V，+1.8V），以方便系统的硬件设计，提高存取效率。(2)速度DSP无论是运算还是存取数据，速度都很快。必须选择高速的存储器与之匹配。当存储器的速度无法实现与DSP的同步时，则DSP需要以软件或硬件的方式插入等待周期，以便和外部存储器或外设交换数据。(3)容量外部存储器的容量大小应由系统需求来决定。除应注意总容量的大小外，还要注意数据总线的位数。在系统设计时，建议选用具有相同数据总线位数的DSP芯片和外部存储器，这样将有助于简化软件设计。第3章TMS320C54x硬件系统设计采用高速数据存储器ICSI64LVl6。其电源电压为3.3V，与TMS320C54x外设电压相同，有64K字、128K字容量的芯片型号可供选择。ICSI64LVl6分别有16条地址和数据线，控制线包括片选CE，读选通OE，写允许WE，高位字节选通UB和低位字节选通LB。P105TMS320C5402A(15-0)D(15-0)R/WMSTRBDSICSI64LV16A(15-0)I/O(15-0)WECEUBLBOE≥1GND该数据存储器占用64K字的地址（0000H---FFFFh)假如该数据存储器占用的地址为（2000H---FFFFh)，ICSI64LVl6的供电电压与TMS320C54x外设电压不同，应该如何设计？≥1A15A14A13≥1MSTRBDSCE第3章TMS320C54x硬件系统设计3.4.2外扩程序存储器’C54x程序地址总线为16～23条，根据不同的芯片配置的地址总线数不同。数据总线16条，可以与16条数据总线的各种程序存储器连接。第3章TMS320C54x硬件系统设计以’C5402和AT公司生产的AT29LVl024FlashROM为例,TMS320C5402A(15-0)D(15-0)R/WMSTRBPSAT29LV1024A(15-0)I/O(15-0)WECEOE≥1GND’C5402有20条地址线，最多可以扩展到1M字的程序存储空间。AT29LVl024有16条地址和数据线，有三条控制线，分别是片选、编程写入线和读允许线。P106假如需要扩展两片AT29LVl024，他们的地址分别是：00000h—0FFFFh和10000—1FFFFh,应如何设计该接口电路？第3章TMS320C54x硬件系统设计3.4.3I/O(输入输出接口)扩展电路由于TMS320C54x的片内通用I/O资源有限，而实际应用中，很多情况需要通过输入输出接口完成外设与DSP的联系，因此一个电子系统中往往要进行I/O口的扩展，下面以常用I/O输入设备键盘和I/O输出设备显示器为例，介绍如何实现TMS320C54x的I/O口扩展设计。第3章TMS320C54x硬件系统设计⒈液晶显示电路设计TMS320C5402芯片和EPSON的液晶模块TCM-A0902的接口设计液晶模块的A0引脚为数据寄存器和命令寄存器选择引脚。A0=1时，对液晶的数据寄存器操作；A0=0时，对液晶的命令寄存器操作。扩展的液晶模块占用两个I/O口地址