4高速PCB设计-si_part4

1SignalIntegrity、EMC&HighSpeedPCBDesignPart3PCB的信号完整性分析2第3部分PCB的信号完整性设计PCB的信号波形完整性设计信号完整性问题----反射阻抗匹配关键长度布线单端传输线信号线差分对端接技术串联并联戴维南AC二极管信号完整性问题----串扰共模和差模布线层的安排互连和I/O信号完整性分析模型3第3部分PCB的信号完整性设计PCB的电源完整性设计电源完整性问题同步开关噪声电源分配设计PCB回流设计PCB的信号时序完整性设计两种常见的时序模型及其时序裕量的计算方法几种变型的源同步时序电路及其时序裕量的计算方法仿真在时序设计中的作用4PCB的信号完整性设计信号完整性在硬件不同阶段的工作5PCB的信号完整性设计信号完整性的定义信号完整性（SignalIntegrity，简称SI）是指在信号线上的信号质量6PCB的信号完整性设计信号完整性的内容波形完整性（Waveformintegrity）时序完整性（Timingintegrity）电源完整性（Powerintegrity）信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完整性、时序完整性、电源完整性的要求。7信号完整性概论信号完整性的内容波形完整性单调性（monotonic)噪声裕量（noisemargin）上冲下冲（overshoot,undershoot)振铃（ringing）8信号完整性概论信号完整性的内容时序完整性建立保持时间（setup/holdtime）时序抖动（timingjitter）反射(reflection)串扰ISISSOrandomjitter飞行时间（flighttime）9信号完整性概论时序问题的提出数据的传输一般都通过时钟对数据信号进行有序的收发控制。芯片只能按规定的时序发送和接收数据，过长的信号延迟或信号延时匹配不当都可能导致信号时序的违背和功能混乱，导致芯片无法正确收发数据、系统无法正常工作。随着时钟频率的不断升高，留给系统设计的时序裕量将越来越少，我们必须经过精确的时序计算，给出各个环节的时序裕量。10信号完整性概论电源完整性电源噪声地弹SSO目标阻抗11信号完整性概论信号完整性的含义信号完整性指的是在高速产品中由互连线引起的所有问题。所有与信号完整性噪声问题有关的效应都对应下面四类特定噪声源中的一个:单一网络的信号完整性：在信号路径或返回路径上由于阻抗突变引起的反射与失真。两个或多个网络间的串扰：和理想或非理想回路耦合的互电感、互电容电源和地分配中的轨道塌陷(旁路和去耦)：电源/地网络的阻抗压降来自整个系统的电磁干扰和辐射.12影响信号完整性的问题单一网络的信号质量：在信号路径或返回路径上由于阻抗突变而引起的反射与失真。使信号感受到阻抗变化的情况:线宽变化层转换返回路径平面上的间隙接插件分支线、T型线或桩线网络末端减小阻抗变化引起的信号完整性就是让整个网络中的信号所感受到的阻抗保持不变。13影响信号完整性的问题串扰:当网络传播信号时，有些电压和电流能传递到邻近的静态网络上，而后者只是从事自己的事务。即使第一个网络（动态网络）上的信号质量非常好，这些信号也会以有害的噪声形式耦合到第二个静态网络上。正是网络间的容性耦合和感性耦合，给有害噪声从一个网络到达另一个网络提供通路。串扰发生在两种不同的情况：互连线为均匀传输线（电路板的线条）和非均匀传输线（接插件和封装）时。返回路径为均匀平面时是实现最低串扰的结构。此时，感性耦合和容性耦合的大小是相对的；当发生变化时，就会增加两个传输线间的耦合噪声，此时感性耦合比容性耦合增加的要多。感性占主导地位时，这种串扰通常归为：开关噪声、ΔI噪声、dI-dt噪声、地弹（groundbounce）、同步开关噪声（SSN）、同时开关噪声（SSO）。这类噪声是由耦合电感即互感产生的。14影响信号完整性的问题轨道塌陷噪声：当通过电源和地路径的电流发生变化时，在电源路径和地路径间的阻抗上将产生一个压降。这个压降就意味着供给芯片的电压减小了，可以看做是电源与地间的电压减小或塌陷。设计电源和地分配的目的是使电源分配系统（PDS）的阻抗最小。一个低阻抗PDS应考虑：相邻的电源和地分配层平面的介质应尽可能的薄,以使它们紧紧地靠近.低电感的去耦电容.封装时安排有多个很短的电源和地引脚.片内加去耦电容.使用超薄、高介电常数的叠层：3M公司的C-Ply15影响信号完整性的问题电磁干扰常见电磁干扰源：差分信号转换成共模信号，最终在外部的双绞电缆线上输出；电路板上的地弹在外部单端屏蔽线上产生共模电流。连接电缆使用铁氧体将明显地减小天线效应。信号完整性的两个重要推论随着上升边的减小，这四种问题都会变得更严重。解决信号完整性的有效办法很大程度上基于对互连线阻抗的理解。16PCB的信号完整性设计信号完整性问题信号完整性是指在信号线上的信号质量，是信号在电路中能以正确的时序和电压做出响应的能力信号具有良好的信号完整性是指在需要的时候必须达到需要的电压/电平值；当电路中信号能以要求的时序、持续时间和电压幅度到达IC时，该电路具有很好的信号完整性差的信号完整性并不是由某一单一因素导致的，而是由板级设计中的多种因素共同作用、相互影响而产生IC开关速度高、端接元器件布局不正确、高速信号的错误布线等导致反射、振荡、上冲与下冲、串扰等SI问题同步开关噪声（SSN）、同步切换噪声（SSO）、地弹信号延迟17PCB的信号完整性设计信号完整性问题反射反射就是传输线上的回波，信号功率（电压和电流）的一部分传输到线上并达到负载处，这时有一部分将会被反射原因：源端、传输线、负载端阻抗不匹配现象：振铃（欠阻尼）、环绕振荡（过阻尼）---上冲和下冲串扰当信号在传输线上传播时，因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的容性耦合引发耦合电流，感性耦合引发耦合电压原因：公共阻抗耦合、电磁场耦合Pcb层的参数、信号线间距、驱动和接收端的电气特性、线端接方式线的长度、线中信号传输方向、参考地平面18PCB的信号完整性设计信号完整性问题信号延迟传输延迟与信号线长度、信号传输速度有关信号传输线长度是影响时钟脉冲相位差的直接原因，直接导致时序完整性问题现象：时序错误、逻辑器件功能混乱地弹当逻辑器件内部和PCB上的很多数字信号同步进行切换时，电路中大的电流涌动引起的地平面反弹噪声负载电容的增大、负载电阻的减小、地电感的增大及同时开关的数目都会导致地弹的增大回流噪声地平面的分割不当，如地层分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟区域时，就会产生地平面回流噪声；电源层分割成2.5V、3.3V、5V时也会产生回流噪声。19传输线理论：集中模型在互连上任何一点的电压都可以被当成是一致的,即VAA’=VBB’与IA=IB,信号从信源被传送负载时并不受任何影响,而传输线连接信源与负载可被视作由一集中的元素(LumpedElement)所组成,所谓的集中模型。LumpedModel集中模型：相对较短的互连，较长的信号上升时间传输线上的电压大致一样，电压缓慢地上升，传输线导致的电位差可被忽略传输线可以考虑成单独的元件ΔZ20传输线理论：分布模型当信号的速度很快的时候,例如100ps的上升时间(在FR4PCB板上=1.5cm),同样是1cm长度的互连就显得相对较长,而在传输线上的电压也会不一致,即VAA’≠VBB’与IA≠IBDistributedModel分散模型：相对较长的互连，较短的信号上升时间传输线上的电压不一致并变化急速，传输线导致的电位差不可被忽传输线可以考虑成R,G,L,C所组成的电路结构21传输线的模型传输线是由两条一定长度的导线组成的，用于将信号从一端传输到另一端何时需要将走线考虑成传输线：走线的传输延时远大于信号的上升时间。传输线的两个重要特征：特征阻抗，时延。特征阻抗类似于水管的宽度，而传输速度类似于水流过管子的速度。R=传输线单位长度的电阻值,W/ML=传输线单位长度的电感值,H/MC=传输线单位长度的电容值,F/MG=传输线单位长度的电导值,S/M22传输线的分类仅从PCB设计角度来看，我们只能碰到两种传输线：带状线（stripline）和微带线（microstrip）。带状线是指信号线夹在两个平面层之间，理论上它能最好的传输信号。微带线在外层。从信号质量的保证来讲：带状线优于微带线从EMI/EMC角度讲：带状线优于微带线需要注意的两点：时延和阻抗23阻抗匹配特征阻抗特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值阻抗不匹配会引起：反射、EMI等问题测试阻抗的设备：TDR设备24CharacteristicImpedanceMicrostripLineStripLinehWTBhWT60erZO=ln1.9B0.8W+TZO=ln87er+1.4145.98h0.8W+T介电常数线条宽度线条厚度与参考面距离25传输线的损耗26减小损耗的方法材料：选用损耗小的材料，但价格会贵减小走线长度改善信号完整性：连接器、过孔、背钻、微带线or带状线、线宽思考题：那种方式在我们实际设计中对于减小损耗最有效？27关键长度关键长度（电气长）的线条定义：一条传输线的物理长度足够长，以至于从源到负载传播的电磁波和它通过回路回到源的过程在下一个边沿转换之后还在进行。在早先的边沿触发返回之前第二个边沿转换就注入到传输线上了线条关键长度的计算：时域中考虑布局初期可近似计算，考虑关心频率下实际的节电常数值来确定传输线上真正的传播延时值，传输延时和边沿转换速率都应考虑。对于极快的边沿速率，需要使用PCB芯层和预浸材料的实际节电参数进行详细计算。Tr2TpdLmax=Tr是边沿速率（ns）Tpd是传播延时（ns）Lmax是最大布线长度（cm）28关键长度未端前接FR4（介电常数取4.5）的线条关键长度计算微带线拓扑带状线拓扑Vpd=CerWhenC=3x108m/s,Tr=1ns,er=4.5ThenCriticalLength=20mmL0C0Tpd0=7xTrLmax=3.5xTrLmax=2.75xTrLmax=9xTrLmax=29布线单端传输线级链串行方式（菊花链连接）相对于传播长度和信号边沿转换时间来讲，负载间的距离很小，否则就需考虑SI问题（包括振铃和反射）。射线状连接方式（星型连接）从驱动源到多个负载同时提供多个点到点的连线。对于共用的单个驱动源的快边沿转换速率的信号（时钟），电路网络要优先于级链串行方式而选用射线状连线。如果必须使用一条电气长的信号线布线，那么这条印制线必须适当端接。长传输线通常需要具有大驱动电流的元件，应该按戴维南等效原理或印制线的特性阻抗来计算端接电阻。此时使用T形或分叉线条是不允许的。每个T形布线会具有2Z0的特性阻抗，这种阻抗不连续会导致SI问题，尤其是T形短线长度不同时。30布线信号线差分对如果不同地电位的偏移量较大，单端信号线可能会工作不正常，此时可以使用差分线对在两个系统间发送逻辑信号。此时，驱动器和接收器应分别采用浮地设计。目的：在理论上是能从驱动器发送两个纯净的信号到接收器，而不必考虑他们的布线，也就是差分对线条可以并排、分开或在不同的布线层上，只要这两个信号没有时间差而且状态良好，就能保证正常工作。保证线条的特性阻抗已不是强制的，只要在接收器处信号的幅度和相位满足系统正常工作即可。优点：降低EMI（差分模式）不受外部噪声源的共模干扰（两条信号源暴露在相同的噪声源中，结果是差分可以消除噪声31差分线阻抗匹配和走线应注意事项现今LVDS走线越来越流行，主要原因是因为它是采用一对线对一个信号进行传输，其中一根上传输正信号，另一根上传输相反的电平，在接收端相减，这样可以把走线上的共模噪声消除。另外就是因为它的低功耗，LVDS一般都采用电流驱动，电压幅度才350mvpp。当然它也有缺点就是需要2倍