第五章-工艺集成

工艺集成ProcessIntegration《大规模集成电路制造工艺》知识回顾2工艺集成3集成电路的工艺集成：运用各类单项工艺技术（外延、氧化、气相沉积、光刻、扩散、离子注入、刻蚀以及金属化等工艺）形成电路结构的制造过程。薄膜形成光刻掺杂、刻蚀工艺集成4①形成薄膜：化学反应，PVD，CVD，旋涂，电镀；②光刻：实现图形的过渡转移；③改变薄膜：注入，扩散，退火；④刻蚀：最后图形的转移；器件的制备：各种工艺的集成MOS，CMOS，BJT，BiCMOS，MESFET工艺目的：工艺的选择5工艺条件：温度,压强,时间,功率,剂量,气体流量,…工艺参数：厚度,介电常数,应力,浓度,速度,…器件参数：阈值电压,击穿电压,漏电流,增益,…工艺的限制6MOS：阈值电压束缚了氧化层厚度；BJT：电流增益束缚了基区宽度；内连线：RC延迟束缚了电阻率；Al的存在限制了工艺温度；刻蚀的选择比限制了材料的选择；器件特性要求对工艺的限制：工艺兼容性的限制：集成电路中器件的隔离7由于MOSFET的源、漏与衬底的导电类型不同，所以本身就是被PN结所隔离，即自隔离(self-isolated)；MOSFET晶体管是自隔离，可有较高的密度，但邻近的器件会有寄生效应；LOCOS隔离8希望场区的VT大,保证寄生MOSFET的电流小于1pA；增加场区VT的方法:场氧化层增厚:栅氧化层的7-10倍；增加场氧化区下面掺杂浓度(Channel-StopImplant，沟道阻断注入)；/x222sADBTFBBoqNVVC/=lnADBiNkTqnLOCOS隔离工艺9氮化硅P型衬底p+p+P型衬底氮化硅p+p+SiO2LOCOS隔离工艺10Bird’sBeak改进的LOCOS工艺PBL:polybufferedLOCOS11在LPCVDSi3N4前,先淀积一层多晶硅,让多晶硅消耗场氧化时横向扩散的O。鸟嘴可减小至0.1-0.2um。浅阱隔离(ShallowTrenchIsolation)12与LOCOS相比，STI尺寸按比例缩小更容易！MESFET器件制备工艺流程13GaAs优点：电子迁移率高；更高的饱和漂移速度；衬底可以实现半绝缘；GaAs缺点：体缺陷多；少子寿命短；氧化物质量差；光刻胶①外延生长n型有源层；②外延生长n+接触层；③Mask#1刻蚀形成隔离MESFET器件制备工艺流程14Mask#2形成源漏欧姆接触金属蒸发沉积①Lift-off工艺形成金属图形；②蒸发沉积金属；Mask#3刻蚀n+层GaAs，源漏间形成断路；光刻胶光刻胶光刻胶MESFET器件制备工艺流程15Mask#4将沟道区刻薄；定义栅极图形；金属蒸发沉积光刻胶光刻胶Lift-off工艺形成栅电极npn型BJT器件制备工艺流程16SiO2隔离金属电极npnBJT：基区为p型半导体，少数载流子为电子，具有更高的迁移率，器件工作速度更快；横向隔离用SiO2，相对于pn结隔离，寄生电容更小；纵向利用n+p结隔离；n+埋层，也可以减少集电极的串联电阻；npn型BJT器件制备工艺流程17Mask#1定义埋层注入区①杂质注入+扩散；②n型外延层生长，避免埋层杂质扩散；npn型BJT器件制备工艺流程18Mask#2形成隔离①减压SiO2生长；②Si3N4沉积；③硅阱刻蚀；④沟道阻挡离子注入；①隔离SiO2形成；②Si3N4去除；npn型BJT器件制备工艺流程19Mask#3基区注入掺杂Mask#4薄氧化层刻蚀Mask#5基区接触p+注入掺杂npn型BJT器件制备工艺流程20n+发射极/集电极接触区P/As离子注入Mask#6发射极注入；集电极金属接触区注入；低能量，高剂量注入；绝缘层npn型BJT器件制备工艺流程21PECVDSiNx钝化层内连金属纵向npnBJTMask#7开接触孔；Mask#8形成金属电极；8次光刻5次注入7次成膜5次刻蚀NMOS制备工艺流程22Mask#1定义有源区(沟道阻止注入)100NMOS制备工艺流程23LOCOS隔离去除Si3N4；去除压力释放氧化层；NMOS制备工艺流程24多晶硅栅氧化层自对准源/漏/栅注入pn结沟道栅开栅接触孔多晶硅区栅氧化层生长；多晶硅层沉积；Mask#2形成栅极NMOS制备工艺流程25内连金属(Al-Si-Cu)内连绝缘层接触孔Mask#3开接触孔；Mask#4形成金属电极金属半导体NMOS制备工艺流程26源漏接触外联接触钝化层PECVDSiNxMask#5开外联接触窗口基于LOCOS的CMOS工艺27Al·Cu·SiPSGp+p+n+n+p+p+SiO2CMOS集成电路制造工艺I28技术特点：LOCOS隔离工艺；平坦化层：PSG，re-flowat1100oCAl-Si金属作为内联金属；最小图形尺寸：3~0.8umP型基片基于LOCOS的CMOS工艺2930释放压力氧化层P型基片生长释放压力氧化層释放压力氧化层P型基片氮化硅LPCVD沉积氮化硅31P型基片光刻胶氮化硅光刻胶旋涂32Mask#1,LOCOS隔离33P型基片光刻胶氮化硅Mask#1,LOCOS隔离34P型基片光刻胶氮化硅对准和曝光35氮化硅P型基片光刻胶显影36氮化硅P型基片光刻胶刻蚀氮化硅37氮化硅P型基片去除光刻胶38氮化硅P型基片p+p+沟道阻止注入39P型基片氮化硅p+p+SiO2氧化形成LOCOS40P型基片p+p+SiO2去除氮化硅/压力释放氧化硅，清洗41P型基片p+p+p+SiO2生长遮蔽氧化层42光刻胶P型基片p+p+p+SiO2光刻胶旋涂43Mask#2,N型阱区44光刻胶P型基片p+p+p+SiO2Mask#2,N型阱区45光刻胶P型基片p+p+p+SiO2曝光46光刻胶P型基片p+p+p+SiO2显影47磷离子注入光刻胶P型基片p+p+p+SiO2N型阱区N型阱区注入（预沉积）48P型基片p+p+p+SiO2N型阱区去除光刻胶49P型基片p+p+N型阱区SiO2N型阱区驱入（Drive-in）50P型基片p+p+N型阱区SiO2去除遮蔽氧化层51P型基片p+p+N型阱区SiO2生长栅极氧化层52多晶硅P型基片p+p+N型阱区SiO2栅极氧化层沉积多晶硅53多晶硅P型基片p+p+N型阱区SiO2光刻胶旋涂54Mask#3，栅极图形55P型基片p+p+N型阱区SiO2多晶硅Mask#3，栅极图形56多晶硅P型基片p+p+N型阱区SiO2曝光57多晶硅P型基片p+p+N型阱区SiO2显影58P型基片p+p+N型阱区SiO2光刻胶多晶硅栅极刻蚀多晶硅光刻胶59多晶硅栅极P型基片p+p+N型阱区SiO2去除光刻胶60多晶硅栅极光刻胶P型基片p+p+N型阱SiO2光刻胶旋涂61光刻胶P型基片p+p+N型阱SiO2Mask#4NMOS源漏注入62光刻胶P型基片p+p+N型阱SiO2曝光63光刻胶P型基片p+p+N型阱SiO2显影64P型基片p+p+SiO2磷/砷离子注入NMOS源漏栅自对准注入6566P型基片p+p+SiO2去除光刻胶P型基片p+p+SiO2光阻旋涂67P型基片p+p+SiO2Mask#5PMOS源漏注入68P型基片p+p+N型阱区SiO2显影69硼离子注入P型基片p+p+SiO2P型源漏栅自对准注入70P型基片p+p+SiO2去除光阻71p+p+P型基片SiO2n+n+p+p+退火72p+p+SiO2n+n+p+p+LPCVD氮化硅阻挡层沉积73PSGp+p+SiO2n+n+p+p+CVD沉积PSG/BPSG74PSGp+p+SiO2n+n+p+p+PSGRe-Flow75PSGp+p+SiO2n+n+p+p+光刻胶旋涂76PSGp+p+SiO2n+n+p+p+Mask#6形成接触孔77BPSGp+p+SiO2n+n+p+p+显影78PSGp+p+SiO2n+n+p+p+接触孔刻蚀79PSGp+p+n+n+p+p+SiO2去除光刻胶80Al·Cu·SiPSGp+p+n+n+p+p+SiO2金属沉积81Al·Cu·SiPSGp+p+n+n+p+p+SiO2光刻胶旋涂82Al·Cu·SiPSGp+p+n+n+p+p+SiO2Mask#7形成金属连线83Al·Cu·SiPSGp+p+n+n+p+p+SiO2显影84Al·Cu·SiBPSGp+p+n+n+p+p+SiO2金属刻蚀85Al·Cu·SiPSGp+p+n+n+p+p+SiO2去除光刻胶#86CMOS集成电路制造II87技术特点：消除单晶硅衬底内氧杂质的影响，外延生长器件层；STI绝缘替代LOCOS绝缘；引入LDD结构减小热载流子效应利用金属硅化物减小寄生电阻；利用BPSG作为金属前电介质，减小Re-Flow温度；RTP活化注入杂质；最小图形尺寸：0.8~0.13umP型硅衬底准备P型硅衬底轻掺杂外延生长硅外延层P型硅衬底90Mask#1:N型阱区N型阱区注入p-外延层P型衬底光刻胶N型阱区磷离子Mask#2:P型阱区93P型阱区注入硼离子P型阱区N型阱区光刻胶94杂质扩散N型阱区P型阱区95生长氧化层,LPCVD沉积氮化硅N型阱区P型阱区氮化硅96Mask#3:浅沟槽绝缘(STI)刻蚀沟槽N型阱P型阱氮化硅氮化硅98HDP-CVD沉积USG填充沟道N型阱P型阱氮化硅氮化硅USGUSG99CMPUSG,停止于氮化硅层N型阱P型阱NitrideNitrideUSG100去除氧化硅/氮化硅N型阱P型阱USGSTI101Mask#4:NMOS沟道VT调整掺杂102光刻胶磷离子N型阱P型阱USGSTINMOS沟道VT调整掺杂103Mask#5:PMOS沟道VT调整掺杂104光刻胶硼离子N型阱P型阱STIUSGPMOS沟道VT调整掺杂105热氧化层生长/LPCVD沉积多晶硅多晶硅N型阱P型阱STIUSG106Mask#6:栅极107刻蚀多晶硅多晶硅栅极N型阱P型阱STIUSG光刻胶栅极氧化层108Mask#7:NMOSLDD掺杂109NMOSLDD掺杂光刻胶砷离子N型阱P型阱USGSTI110Mask#8:PMOSLDD掺杂111PMOSLDD掺杂,BF2+光刻胶BF2+离子N型阱P型阱STIUSG112侧壁层(Spacer)栅极氧化层n-LDDn-LDD侧壁层侧壁层多晶硅栅极多晶硅栅极栅极氧化层n-LDDn-LDD113Mask#9:NMOS源漏注入114NMOS源漏注入光刻胶磷离子N型阱P型阱n+n+STIp-p-USG115Mask#9:PMOS源漏注入116PMOS源漏注入光刻胶硼离子N型阱P型阱n+n+STIp+p+USG117金属硅化物制备多晶硅栅极侧壁层侧壁层栅极氧化层n-n-n+n+Ar+Ar+Ti多晶硅栅极n-n-n+n+TiSi2TiSi2Ti多晶硅栅极n-n-n+n+TiSi2TiSi2多晶硅栅极n-n-n+n+118钛金属沉积RTP硅化物形成未反应钛去除硅硅硅STI侧壁层钛钛金属硅化物多晶硅栅极氧化层钛自对准金属硅化物形成119硼磷硅玻璃沉积(BPSG)和再流动(Re-Flow)n+n+p+p+STIUSGBPSGn+n+p+p+STIUSGBPSG120Mask#10:接触孔121接触孔刻蚀N型阱P型阱BPSGn+n+p+p+STIUSG122CVD钨沉积N型阱P型阱BPSGn+n+p+p+STIUSG钨钛/氮化钛123接触孔刻蚀N型阱P型阱BPSGn+n+p+p+STIUSG钛/氮化钛铝铜合金钛TiNARCW124Mask#11:金属1连线125金属刻蚀P-型外延层P型晶圆衬底N型阱P型阱BPSGn+n+p+p+STIUSG钛/氮化钛钛TiNARCW铝铜合金126P-型硅外延层P型晶圆金属3铝•铜合金IMD3USG金属4铝•铜USG氮化硅铝•铜合金N型阱P型阱BPSGn+n+p+p+STIUSGW铝•铜合金USGM1M2铝•铜USGWIMD1IMD2TiSi2多晶硅TiTiNARCWTi/TiNTi/TiN侧壁层,USGPMD阻挡层,氮化硅IMD3钝化层1钝化层2PMDCMOS截面CMOS集成电