搜索
1不同I/O电平标准信号之间的互联——讨论5V与3.3V电平信号兼容的问题1.缩写对照TTL——Transistor-TransistorLogicLVTTL——LowVoltageTTLCMOS——Complementarymetal-oxide-semiconductorLVCMOS——LowVoltageCMOSECL——EmitterCoupledLogicPECL——PECL：Pseudo/PositiveECLLVPECL——LowVoltagePECLLVDS——LowVoltageDifferentialSignalingBLVDS——BusLowVoltageDifferentialSignalingHSTL——HighSpeedTransceiverLogicSSTL——StubSeriesTerminatedLogic，残余连续终结逻辑电路22.基本概念表示数字电压的高、低电平通常称为逻辑电平。要了解逻辑电平的内容，首先要知道以下几个概念的含义。输入高电平门限(Vih)：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时（如LVTTL3.3V和TTL5.0V皆是2.0V），则认为输入电平为高电平。输入低电平门限(Vil)：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时（如LVTTL3.3V和TTL5.0V皆是0.8V），则认为输入电平为低电平。输出高电平门限(Voh)：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh（如LVTTL3.3V和TTL5.0V皆是2.4V）。输出低电平门限(Vol)：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol（如LVTTL3.3V是0.4V，而TTL5.0V是0.5V）。阈值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平Vih，输入低电平Vil。该电平只是用来表征数字电路芯片的特性，实际硬件电路设计过程中具有实际意义的是Vih和Vil。对于一般的逻辑电平，Vih、Vil、Voh、Vol以及Vt的关系为：VohVihVtVilVol。（如上面的大小关系2.42.0Vt0.80.5或0.4）Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。Iol：逻辑门输出为低电平时的负载电流（为灌电流）。Iih：逻辑门输入为高电平时的电流（为灌电流）。Iil：逻辑门输入为低电平时的电流（为拉电流）。33.常用逻辑电平有哪些标准？常用的逻辑电平有：TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。其中：TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、3.3V系列、2.5V系列和1.8V系列。（3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS。）RS232/RS422/RS485是串口(UART)的电平标准，RS232是单端输入输出，RS422和RS485是差分输入输出。ECL、PECL、LVPECL、LVDS、CML是差分输入输出电平。SSTL主要用于DDR存储器，HSTL主要用于QDR存储器。电平标准参数如下表所示，不同厂商生产的芯片，逻辑电平参数可能会略有不同，建议使用过程中通过查看芯片手册进一步确认。表1电平标准参数逻辑电平VccVohVihVilVolTTL5.0V2.4V2.0V0.8V0.5VLVTTL3.3V2.4V2.0V0.8V0.4VLVTTL2.5V2.0V1.7V0.7V0.2VLVTTL1.8V1.35V1.17V0.63V0.45VCMOS5.0V4.45V3.5V1.5V0.5VLVCMOS3.3V2.4V2.0V0.8V0.4VLVCMOS2.5V2.0V1.7V0.7V0.4VLVCMOS1.8V1.35V1.17V0.63V0.45VECL0V/Vee=-5.2V-0.88V-1.24V-1.36V-1.72VPECL5V4.12V3.78V3.64V3.28VLVPECL3.3V2.27V2.27V1.68V1.68VLVPECL2.5V1.47V1.47V0.88V0.88VRS2325V5.0V3.0V-3.0V-5.0VRS485/RS4223.3V/5V3.3V1.9V1.8V0.3VLVDS3.3V/5V1.252V1.252V1.249V1.249VSSTL181.8V1.5V1.025V0.775V0.3VHSTL181.8V1.1V0.95V0.55V0.4VCML3.3V3.3V3.3V2.9V2.9V将常用逻辑电平标准转变成图形可以更直观的做出比较和判断，如下：4图1：5V系列、3.3V系列、2.5V系列比较从以上对比可以分析出几种逻辑电平之间的驱动关系，如下表所示：表2几种逻辑电平类型之间的驱动关系其中3.3V/5VTol.指输入为3.3V逻辑电平，但可以忍受5V电压的信号输入，3.3VTTL/CMOS逻辑电平表示不能输入5V信号的逻辑电平，否则会出问题。特别需要指出的是，3.3V逻辑器件的输入电平参数一般都使用LVTTL，很少使用LVCMOS输入电平；3.3V逻辑器件的输出电平参数在小电流负载时高低电平分别接近电源电压和地电平(类似LVCMOS输出电平)，在大电流负载时输出电平参数则接近LVTTL电平参数。因此此处，3.3VTTL/CMOS逻辑电平可以看成3.3VTTL电平。54.互连的兼容性问题？为什么要进行逻辑电平匹配?1)同时采用上述多种电平标准的器件（管脚）互连时，由于输入、输出电平标准不一致,使前级输出的逻辑“0”和“1”不一定能被后级输入口安全可靠地识别出来，所以要考虑电平之间的转换问题；2)另一方面各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力。一般要求输出电流应大于负载所需输入电流。进行逻辑电平匹配所要遵循的原则是？1)电平关系，驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值。2)驱动能力，驱动器件必须能对负载器件提供灌电流最大值。驱动器件必须对负载器件提供足够大的拉电流。3)时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。4)选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。5)应保证合格的噪声容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax≥0.4V)，并且输出电压不超过输入电压允许范围。6)对上升/下降时间的影响。应保证Tplh和Tphl满足电路时序关系的要求和EMC的要求。7)对电压过冲的影响。过冲不应超出器件允许电压绝对最大值，否则有可能导致器件损坏。由上可见，条件1属于门电路电压兼容性的问题，条件2属于扇出数的问题。解决电平电压兼容性问题，最根本的就是要解决逻辑器件接口的电平兼容问题。而电平兼容原则就两条：此外，若考虑抗干扰能力，还必须有一定的噪声容限：VOHVIHVOLVIL6|（其中，VN+和VN-表示正负噪声容限）假如排除其他不常用到的电平类型，只考虑3.3V和5.0V的TTV和CMOS电平标准作比较，如下图：图2TTL、COMS、LVTTL/LVCMOS间的比较TTL、COMS、LVTTL及LVCMOS的输出低电平VoL最大也是0.5V，而ViL的最低要求也是0.8V，0.50.8V,所以一般而言，这几种电平标准的低电平信号很容易时间兼容。问题在于高电平信号之间不一定满足兼容原则VOHVIH，这是后就需要对信号电平做人为的兼容性处理。上图的比较，具体地说就是：(1)5VTTL输入到5VCMOS时，不能直接连接。可以使用上拉5V电阻的方式解决，或者使用AHCT系列器件(为5VTTL输入、5VCMOS输出)进行转换。这是由于5VTTL的VOH=2.4V5VCMOS的VIH=3.5V，5VTTL的VOL=0.5V5VCMOS的VIL=1.5V。(2)5VCMOS输入到5VTTL时可以直接连接。这是由于5VCMOS的VOH=4.44V5VTTL的VIH=2V，5VCMOS的VOL=0.5V5VTTL的VIL=0.8V。(3)3.3VTTL与5VTTL的逻辑电平门限大致相同，因此3.3VTTL输入到5VCMOS时，不能直接连接，需要处理。因为这是由于3.3VTTL的输出电压VOH=2.4V满足小于5VCMOS的输入VIH=3.5V的要求，而3.3VTTL的输出VOL=0.5V也满足小于5VCMOS的输入VIL=1.5V。5VCMOS输入到3.3VTTL时可以直接连接。INPUT=ViHOUTPUTTTL--5.0(VIH=2.0V)(VIL=2.0V)LVTTL----3.3LVCOMS-3.3(VIH=2.0V)(VIL=2.0V)CMOS----5.0(VIH=3.5V)(VIL=2.0V)3.3/5.0TolTTL--------5.0(VOH=2.4V)直接互连？见（4）上拉5V电阻见(1）直接互连VOH-VIH|VN+|VOL-VIL|VN-7OC/OD上拉电阻上拉电阻上拉电阻上拉电阻对于其他的不能直接互连的逻辑电平，可用下列逻辑器件进行处理：TI的AHCT系列器件为5VTTL输入、5VCMOS输出。TI的LVC/LVT系列器件为TTL/CMOS逻辑电平输入、3.3VTTL（LVTTL）输出，也可以用双轨器件替代。注意：不是所有的LVC/LVT系列器件都能够运行5VTTL/CMOS输入，一般只有带后缀A的和LVCH/LVTH系列的可以，具体可以参考其器件手册。5.解决5V到3.3V逻辑信号互联的问题前面已经能够说到，TTL、COMS、LVTTL及LVCMOS之间逻辑电平信号的低——即“0”——很容易满足兼容条件：VOLVIL。但是，对于器件的逻辑信号高——即“1”——则不一定能直接兼容。所以接下主要讨论这个问题。一般地，对于高逻辑电平驱动逻辑低电平的情况如果只做简单处理，通过串接10－1K欧的电阻既可以实现兼容，具体阻值可以通过试验确定，但不一定可靠和安全。所以，当8FPGA或CPLD连接到较高电压电平时，FPGA的I/O块中往往需要用PCI（外设部件互连）总线箝位二极管，并外接一只串联限流电阻，以防止损坏FPGA。如果没有钳位二极管，可以在电流中添加一个外部二极管。箝位二极管会将电压限制在不致损坏输入端的电平，使引脚上的电压不会低于Vss超过一个二极管压降，也不会高于VDD超过一个二极管压降。要使用钳位二极管来保护输入，仍然要关注流经钳位二极管的电流。流经钳位二极管的电流应该始终比较小（在微安数量级上）。通常5V输出的源电阻RS非常小，在10Ω左右（小于10Ω），因此仍需串联一个电阻，而该电阻将电流限制在一个不会损害PCI箝位二极管的安全水平。如果流经钳位二极管的电流过大，就存在部件闭锁的危险。这种方案在低速信号的设计中工作良好。接下来以MAXII系列为例，讨论如何解决MAXII和PCI9052间电平信号兼容的问题。对于MAXII输出的电平逻辑高为3.3V，3.3V显然会高于PCI芯片输入电压最小值的要求，而且二者之间的逻辑低电平互相驱动条件也是互相满足的，所以，现在这要解决PCI输出的5.0V逻辑高电平输入到MAXII芯片输入口之间的兼容性问题即可。9如下图，在PCI输出与MAXII输入之间串接一枚阻值为R的电阻，并且在信号输入到MAXII内部之前，使用一个箝位二极管，当电阻R2的值合适时就可以解决这个使PCI输出的5.0V