搜索
高速PCB信号完整性（SI）问题HighLowShuntCEFFCEFFShuntLCLCElectricalcharacteristicofroute.CalculateZ(impedance),S(routingspeed),andL,C,Randuseforanalysis.驱动端封装的寄生L,C,R接收端传输线LCRLCRLCR传输线解析器完成对连接线的计算准备模型（输出）准备模型（输入）RR封装的寄生LCR33欧姆75欧姆高速PCB信号完整性（SI）问题高速PCB信号完整性（SI）问题高速PCB信号完整性（SI）问题关键网线拓扑和端接的分析：眼图串联匹配形式：对于多数TTL和CMOS器件，器件的驱动端的输出阻抗要小于传输线的阻抗。这种情形下一般地采用串联阻抗匹配的端接方式（如下图所示）。驱动端的串联电阻一般取值在几十欧姆，它可以很好地保证驱动端的反射特性。并联匹配形式：这种匹配网络一般用在器件的接收端。由于多数IC的接收端的输入阻抗相比传输线的阻抗高得多，所以采用这种在高的输入阻抗前端并联一个电阻的方式以实现接收端的阻抗与传输线匹配。但这种匹配网络中的端接电阻R要耗损一定的支流功率。戴维宁式的并联匹配形式：为了减少并联匹配网络中的支流功耗，可以采用如下的戴维宁式的并联匹配网络。其缺点是增加了一个电阻。并行AC匹配形式：使用串联的RC电路作为端接网络。这种方法的好处是没有直流功率损耗，但RC网络会对信号的上升沿带来负面影响，所以要慎重选择R、C的特征值。一般地，这种端接方式主要用在时钟信号上，R可以取值75欧姆，C取值100pF。肖特基并联匹配网络：下图所示为采用并联二极管式的匹配网络。这种匹配方法利用二极管的钳位特性，主要用在控制过冲/欠冲的应用情形。由于二极管的开关速度很难做到很快，所以这种方法不适合速度高的场合。五种常用的传输线端接匹配方法R0+R=Z0高速PCB信号完整性（SI）问题关键网线差分对的分析：DDR2用的越来越广泛UniPhierDDR2x8(512MB)高速PCB信号完整性（SI）问题总线的等时序（等长度）布线：高速PCB信号完整性（SI）问题DDR2总线与差分对组等时序（等长度）控制布线：DDR2总线与控制线组等时序（等长度）控制布线：布线完成后整板PCB诊断：无串扰时的仿真结果：有串扰时的仿真结果：30-1.4主板PCB子板PCB子板系统插槽电路原理图子系统多板（子系统）SI仿真发端预加重接收均衡背板上的插接件对信号通路提供感性负载，而过孔则提供容性负载。一个高速PCB设计示例：一个高速PCB设计示例：高速PCB信号完整性（SI）问题HighLowShuntCEFFCEFFShuntLCLCElectricalcharacteristicofroute.CalculateZ(impedance),S(routingspeed),andL,C,Randuseforanalysis.驱动端封装的寄生L,C,R接收端传输线LCRLCRLCR传输线解析器完成对连接线的计算准备模型（输出）准备模型（输入）RR封装的寄生LCR33欧姆75欧姆高速PCB信号完整性（SI）问题高速PCB信号完整性（SI）问题高速PCB信号完整性（SI）问题关键网线拓扑和端接的分析：眼图串联匹配形式：对于多数TTL和CMOS器件，器件的驱动端的输出阻抗要小于传输线的阻抗。这种情形下一般地采用串联阻抗匹配的端接方式（如下图所示）。驱动端的串联电阻一般取值在几十欧姆，它可以很好地保证驱动端的反射特性。并联匹配形式：这种匹配网络一般用在器件的接收端。由于多数IC的接收端的输入阻抗相比传输线的阻抗高得多，所以采用这种在高的输入阻抗前端并联一个电阻的方式以实现接收端的阻抗与传输线匹配。但这种匹配网络中的端接电阻R要耗损一定的支流功率。戴维宁式的并联匹配形式：为了减少并联匹配网络中的支流功耗，可以采用如下的戴维宁式的并联匹配网络。其缺点是增加了一个电阻。并行AC匹配形式：使用串联的RC电路作为端接网络。这种方法的好处是没有直流功率损耗，但RC网络会对信号的上升沿带来负面影响，所以要慎重选择R、C的特征值。一般地，这种端接方式主要用在时钟信号上，R可以取值75欧姆，C取值100pF。肖特基并联匹配网络：下图所示为采用并联二极管式的匹配网络。这种匹配方法利用二极管的钳位特性，主要用在控制过冲/欠冲的应用情形。由于二极管的开关速度很难做到很快，所以这种方法不适合速度高的场合。五种常用的传输线端接匹配方法R0+R=Z0高速PCB信号完整性（SI）问题关键网线差分对的分析：DDR2用的越来越广泛UniPhierDDR2x8(512MB)高速PCB信号完整性（SI）问题总线的等时序（等长度）布线：高速PCB信号完整性（SI）问题DDR2总线与差分对组等时序（等长度）控制布线：DDR2总线与控制线组等时序（等长度）控制布线：布线完成后整板PCB诊断：无串扰时的仿真结果：有串扰时的仿真结果：30-1.4主板PCB子板PCB子板系统插槽电路原理图子系统多板（子系统）SI仿真发端预加重接收均衡背板上的插接件对信号通路提供感性负载，而过孔则提供容性负载。一个高速PCB设计示例：一个高速PCB设计示例：