搜索
高速PCB设计中的信号/电源完整性分析附件1——课程设计作业及评分标准一.推荐软件1.HyperLynx的LineSim及BoardSim;2.Cadence的SiWave/SigXplorer。二.课程设计要求在设计好PCB版图的基础上，对第8讲反射和第10讲串扰现象，在不同互连情况下的SI进行分析。提交不同互连设计下SI仿真分析报告；用PPT进行报告。1三.评分基本标准1.报告及PPT基本合格60～70分；2.报告及PPT属验证型70～80分；3.报告及PPT有好的创新90～100分。四.参考提纲打开PCB文件，将IBIS模型转换后加入。然后：(1)单线网反射,添加不同端接电阻,观察波形及效果。(2)源端发送伪随机码，添加端接观察眼图。(3)双线网串扰,对进攻/受害线添加端接电阻观察。2附件2——串扰分析参考答案串扰形成机理串扰问题的发现串扰问题的解决小结高速PCB设计中的信号/电源完整性分析3串扰形成机理•串扰—是指有害信号从一个线网转移到相邻线网。攻击线静态线信号（噪声源）攻击回路受害回路4串扰问题的发现本课件针对软件protel99se已经制作好的PCB图进行后仿真。发现整个PCB板中存在的串扰问题。选择串扰最严重的线网，并进行仿真。发现串扰导入PCB板对整板进行批处理对指定线网进行仿真5导入PCB板1从Protel中把已画好的PCB文件导出另存为.HYP格式的文件，放到Hyperlynx的安装文件夹Demo_Files下。6导入PCB板2•打开Hyperlynx软件，点击图标打开文件夹，选择刚才导出的PCB文件，导入到Hyperlynx软件中，如下图：7对整板进行批处理FirstSecondThird如右图进行设置，只选择“检测串扰项”点“下一步”选择串扰的阈值为125mv计算方法：5V×5%÷2=125mv点“下一步”修改上升边为1ns,点击“完成”，生成报告文件Creatvity点击图标8对整板进行批处理后的报告文件报告文件1.最大允许的串扰………..125mv2.受害线网NetIC_23-进攻线网NetIC_21………..476mv3.受害线网NetIC_21-进攻线网NetIC_23……….476mv9对指定线网进行仿真1①从报告文件中发现线网NetIC_21和NetIC_23之间存在严重串扰，故选择NetIC_21作为受害线网，指定对其进行详细仿真。10对指定线网进行仿真2②在菜单栏中激活串扰分析功能，并设置串扰阈值为125mv,如下图。计算方法：5V×5%÷2=125mv11对指定线网进行仿真3③设置管脚模型，将进攻线网源端的IC1.23模型改为“COMS,5V,ULTRA-FAST”，受害线网设置为静态常零。如下图所示：12对指定线网进行仿真4④在菜单栏中查看耦合区域，如下图所示：13对指定线网进行仿真5⑤打开数字示波器，运行串扰仿真，如下图所示：从左图可以看出：受害线远端上的串扰很严重，峰-峰值达：1082mv红：进攻线源端紫：进攻线远端黄：受害线源端绿：受害线远端14串扰问题的解决解决串扰常用的四种方法净化进攻线增大线间距减小信号线与返回路径间的介质厚度减小耦合长度15解决串扰的步骤NetNetNetNetNet未经处理的串扰线网净化进攻线减小信号线与返回路径间的介质厚度减小耦合长度增大线间距16净化进攻线1•打开管脚设置对话框，对进攻线网源端接端接电阻50Ω，此时受害线上的串扰如下图所示：绿：受害线远端黄：受害线源端从左图可以看出：受害线远端上的串扰有明显改善，减小为原来串扰的42.8%。左图峰-峰值464mv17净化进攻线2•在净化进攻线的基础上，进一步对受害线进行源端端接50Ω的电阻，从而改善受害线上的反射，降低串扰。黄：受害线源端绿：受害线远端从左图可以看出：受害线远端上的串扰有明显改善，减小为原来串扰的19.6%。左图峰-峰值213mv18减小信号线与返回路径间的介质厚度1•为了更好的减小串扰，我们减小信号线与返回路径之间的介质厚度，由原来的10mile改为6mile,设置如下图所示：19减小信号线与返回路径间的介质厚度2在净化进攻线与受害线的基础上，减小信号线与返回路径间的介质厚度后的受害线上的串扰情况如下图所示：黄：受害线源端绿：受害线远端从左图可以看出：受害线远端上的串扰有明显改善，减小为原来串扰的10.5%。左图峰-峰值114mv20减小耦合长度1•导出端接后的PCB图到拓扑结构图，并修改耦合长度，如下图所示：修改后：修改前：21减小耦合长度2•修改耦合长度后，受害线上串扰如下图所示：黄：受害线源端绿：受害线远端从左图可以看出：受害线远端上的串扰有明显改善，减小为原来串扰的2.9%。左图峰-峰值34mv22增大线间距1•增大耦合区的线间距，设置对话框如下图所示：23增大线间距2•修改耦合长度后，受害线上串扰如下图所示：黄：受害线源端绿：受害线远端从左图可以看出：受害线远端上的串扰有一定改善，减小为原来串扰的2.2%。左图峰-峰值24mv24远端上串扰的前后对比1•远端上串扰如下图所示：处理后：未处理：峰-峰值：1082mv峰-峰值：24mv25远端上串扰的前后对比22.从左往右以此为处理串扰的步骤1.图中长方体柱代表串扰电压的大小图中串扰电压的单位为毫伏受害线远端上的串扰电压未处理净化进攻线减小介质厚度减小耦合长度108221370增大线间距1143425从图中可知，串扰问题有较大的改善26源端上串扰的前后对比1•源端上串扰如下图所示：未处理：处理后：峰-峰值：158mv峰-峰值：4.5mv27源端上串扰的前后对比22.从左往右以此为处理串扰的步骤1.图中长方体柱代表串扰电压的大小图中串扰电压的单位为毫伏受害线源端上的串扰电压未处理净化进攻线减小介质厚度减小耦合长度1582570120增大线间距1564.5从图中可知，串扰问题有较大的改善28源端与远端串扰的变化比较未处理未处理端接介质厚度耦合长度1582570增大线间距1564.5介质厚度耦合长度108221370增大线间距1143425端接图示可以看出两端对于改善串扰的效果程度很相似远端串扰近端串扰29各信号处理前后的对比•各信号处理前后如下图所示：处理后：未处理：图示充分说明了改善串扰的效果程度30EMC分析1•对板子中的进行EMC分析，设置如下图所示：31EMC分析2•对进攻线网进行的EMC前后分析，如下图所示：未处理：处理后：图示充分说明了端接对于改善EMC的效果程度32EMC分析3•对受害线网进行的EMC前后分析，如下图所示：未处理：处理后：图示充分说明了端接对于改善EMC的效果程度33小结在PCB设计时应遵循以下原则以减小串扰：加大线间距，减小平行走线长度，相邻信号层走线应彼此正交以减小耦合。若无法加大线间距，则正确的端接可以消除大部分反射，从而减小串扰。若空间允许，可在串扰严重的两线间插入一条防护线降低耦合减小串扰。对于重要的信号线网，可将其设计成带状线以获得较好的串扰抑制效果。在满足系统要求的情况下，尽量使用低边沿速率器件。工程应用中一般不采用减小介质厚度而采用不同的端接策略。2011年6月于西电CAD所34