第四讲-Full-custom设计

集成电路课程设计第四讲李福乐[e-mail]ull-customdesignIntroductiontoCadenceHowtocreatenetlistforHspiceIntroductiontoHspiceIntroductiontofull-customdesignFull-custom设计流程集成电路课程设计基础Full-custom设计流程原理图输入与电路网表导出HSPICE电路仿真版图编辑设计规则检查（DRC）与电路网表比对（LVS）寄生参数提取和后仿真Cell-based设计流程项目设计深亚微米工艺下的集成电路设计方法Full-custom设计流程电路编辑composer电路仿真Hspice版图编辑virtuoso版图验证dracula寄生提取draculaGDSII后仿真Hspice电路编辑Microsim电路网表NetlistmodelTech-file,DesignruleDRC,LVS,LPECommandfile工艺厂商提供GDSIIisaformat.fortransferring2Dgraphical-designdataForLVS电路设计依据系统功能与指标要求选定电路结构并行/串行；单端/差分；…依据结构分配指标，决定各单元的类型与电路形式放大器类型、电路；比较器类型、电路；…依据交、直流参数设定元件值晶体管W/L；电阻阻值；电容容值Texteditororschematiceditor电路仿真依据所给定的元件模型来验证所设计的电路的功能和指标提供电路结构、电路类型、元件参数等修改的依据仿真结果可用于指导版图设计，如元件的匹配要求，电源线的宽度，输出驱动的设计等可用于预测工艺偏差、环境参量变化对电路特性的影响Simulationtool:Hspice版图设计电路设计和电路模拟决定电路的组成和相关参数，但还不能直接送去加工芯片加工厂需要设计者提供对应于所设计的电路的版图版图设计将所设计的电路转换成芯片制作所需的图形Cadencelayouteditor:virtuoso版图验证由于加工过程中的一些偏差，版图设计需满足工艺厂商提供的设计规则要求，以保证功能正确和一定的成品率DRC：Designrulecheck版图设计不得改变电路设计内容，如元件参数和元件间的连接关系，因此要做版图与电路图的一致性检查LVS：Layoutvs.SchematicLayoutverifytool:dracula寄生提取与后仿真实际的电路具有寄生效应，将会对原电路造成特性上的改变，完整的设计应考虑版图设计后的寄生影响实际电路仿真的精度取决于寄生模型的准确度寄生提取LPE：LayoutParasiticExtraction寄生提取后的网表包含大量的杂散元件，使后仿真时间增加，可采用devicereduction来解决Layoutparasiticextractiontool:draculaFull-custom设计特点可达到尽可能高的工作速度、尽可能小的芯片面积、以及的满意的封装版图设计主要考虑电路性能和芯片面积等，故器件的布局和器件间的布线一般不具规律性，版图设计较难设计工作量大，设计周期长适合于模拟芯片、库单元、以及一些通用数字芯片Full-custom设计系统环境完整的Full-custom设计环境包含设计资料库-CadenceDesignFrameworkII电路编辑环境-Texteditor/Schematiceditor电路仿真工具-spice版图设计工具-Cadencevirtuoso/(Ledit)版图验证工具–diva,dracula系统环境工作站与unix-based操作系统PC与windows操作系统（非主流）IntroductiontoCadence与Cadence有关的几个重要文件.cshrcshell环境设定执行档.cdsinitCadence环境设定档cds.libCadence环境资料库路径设定档display.drfCadenceLayouteditor颜色图样设定档Technologyfile包含与工艺相关的参数Cadence的文件组织设计库单元1单元2单元3（基本单元）schematiclayoutsymbolschematicsymbolsymbol工艺库（techfile）Cadence启动目录LibraryDirectoryCellDirectoryViewDirectory定义在cds.lib中icfb&ExplainCellviews如何开始Cadence设计（课堂演示）Cadence设计环境的准备新建一个library/cell/view进行cell的版图设计导出GDSII文件用Dracula做DRC验证HowtocreatenetlistforHspiceFull-custom设计流程第一步HowtocreatenetlistforHspice基于服务器Cadencecomposer基于PCMicroSimschematics目标都是生成NetlistforHspiceCadence原理图输入与网表导出原理图输入流程建库建底层单元电路图输入设置电路元件属性Check&Save生成symbol建库在~/project目录下启动Cadence:icfb&选择CIW中的菜单：File-New-Library…指定库名、路径和工艺文件或直接利用前面已经建好的library:lab查看现有library:cell:view查看库路径查看cds.lib用vicds.lib查看其内容要修改库路径，对两者中任何一个修改即可增加设计所需的基本库在cds.lib里加入：INCLUDE/net/eda450/disk1/cadence/IC4.46/share/cdssetup/cds.lib系统已自动加上基本库路径查看现有library:cell:view找到了nmos:symbol增加了一些基本库创建基本单元选择CIW中的File-New-CellView…选择libraryname:lab输入cellname:and2选择Tool:Composer-schematic，这时Viewname自动变为:schematic按OK进入schematiceditor快速操作图示CheckandSaveHotkey按此选择library:cell:viewSchematiceditorwindow加入元件基本元件：analogLib库中nmos/pmos（衬底与源端短接）；nmos4/pmos4（含衬底端）；vdd（电源）；gnd（地）……定义元件属性选中元件按‘q’键定义元件参数器件的CDF属性对应于HSPICE模型中的各属性，InstanceName对应网单中的元件名，ModelName对应网单中的模型名加wire,wirename,pin注意pin的方向加wire可按“w”WirenameWire连接单击wire(narrow)按钮鼠标单击选中起始点；再点击鼠标选中第二点；双击——画出终点；Wire(wide)的绘制方法与此相同，二者无本质区别。添加wirename点击wirename按钮输入节点名点击目标wire，放置Wirename相当于给节点命名，同名节点被认为是一个电气节点。基本编辑操作复制/移动：点击工具栏复制/移动按钮或按“c”/“m”；单击操作对象，该对象就会粘到鼠标指针上，如果想把几个对象作为一个整体一起移动，则要先选中所有操作对象；再次单击一下鼠标，放置对象。删除：电击delete按钮或按“d”，选中要删除的对象；基本编辑操作Undo：点击Undo按钮或按“u”；改变编辑模式：在按过功能按钮后系统会保持相应的编辑状态，因此可以连续操作。模式切换：按其它按钮退出当前模式：按Esc键。查看、更改属性：点击”Instanceproperties”按钮或按“q”电路检查与保存点击check&save按钮错误内容：CIW窗口会显示错误说明。节点悬空输出短路输入开路自动创建symbol选择COMPOSER的菜单：Design-CreateCellview-FromCellview…弹出窗口中已自动设置好library:cellview，检查无误OK自动创建symbol设置PIN的名字和位置按OK后自动依据schematic建立一个简单的symbol；你也可以修改pin的位置修改symbolview应用Shapefunction将左图编辑成下面的图形选择范围定义框Symboleditorwindow最后checkandsave导出网表点击选择lab:and2后台工作，按OK后等待出现窗口提示，若fail，需到si.log查看原因，一般为最后一次对schematic修改后没有checkandsave输出网表文件名HspiceNetlistNetlist这里的Netlist只包括电路描述部分，若要执行Hspice仿真，还需进行修改：1.将gnd!改为02.删.subckt和.ends语句，并在最后加结束语句.end3.加电源：vpowervdd!054.加输入信号5.加网表标题6.加元件model7.加分析语句和输出控制语句可用于LVS可执行的HspiceNetlistAnexampleofhspicenetlist.lib‘~/spice/csmc.lib'tt.optionspostprobe.probev(a)v(b)v(out).trans0.01ns200nsuicvpowervdd!05vs1a0pulse0510n0.1n0.1n5n10nvs2b0pulse0520n0.1n0.1n10n20nMM5outoutnvdd!vdd!PMW=5uL=600.0nMM4outnbvdd!vdd!PMW=5uL=600.0nMM3outnavdd!vdd!PMW=5uL=600.0nMM2outoutn00NMW=2uL=600.0nMM1net17b00NMW=4uL=600.0nMM0outnanet17net17NMW=4uL=600.0n.end标题元件模型输出控制分析设置电源输入信号由schematic导出的电路描述结束语句Microsim原理图输入与网表生成Microsim做原理图输入工具只需安装其中的schematic工具只需最小安装无须用到其中的Pspice仿真工具，在安装时没有license设置的问题基于PC、windows操作系统，简单易用与PC版Hspice配合使用，可将版图以前的设计全部在PC上完成（尤其对于模拟集成电路）Microsim安装双击setup开始安装弹出welcome窗口，点击next弹出Installationsetup窗口，默认为选择第一项，直接next弹出licenseagreement窗口，点击yesMicrosim安装弹出MicroSimProgramTypes窗口，如下图选择，然后next仅安装schematic工具Microsim安装弹出MicroSimProgramID窗口，如下图输入5位数字，然后nextMicrosim安装弹出Congratulationsonpurchasing窗口，直接next弹出SelectPackages窗口，如下图选择，然后nextMicrosim安装弹出InstallationOptions窗口，如下图设定，然后next最小安装通过Browse选择安装路径，建议不要安装在C区Microsim安装弹出MicrosimProgramfoldersetup窗口，直接next弹出StartingCopyingFiles窗口，直接next等待，直到弹出WorkingDirectory窗口，设置工作目录，然后next安装目录：f:\msim8工作目录：f:\msim8\ProjectsMicrosim安装弹出LibraryDirectory窗