基于VHDL语言-3-8译码器的设计

《EDA技术》课程实验报告学生姓名：黄红玉所在班级：电信100227指导教师：高金定老师记分及评价：项目满分5分得分一、实验名称实验4：3-8译码器的设计二、任务及要求【基本部分】4分1、在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成3-8译码器的设计并进行时序仿真。2、设计完成后生成一个元件，以供更高层次的设计调用。3、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。【发挥部分】1分修改设计，完成3-6译码器的设计，并进行时序仿真。三、实验程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydecoderisport(en:instd_logic;a,b,c:instd_logic;y:outbit_vector(7downto0));endentitydecoder;architectureart4ofdecoderissignalsr:std_logic_vector(2downto0);beginsr=c&b&a;process(sr)isbegincasesriswhen000=y=00000001;when001=y=00000010;when010=y=00000100;when011=y=00001000;when100=y=00010000;when101=y=00100000;when110=y=01000000;when111=y=10000000;whenothers=y=00000000;endcase;endprocess;endarchitectureart4;enABCY[7..0]en138inst四、仿真及结果分析用三位拨码开关代表译码器的输入端a、b、c，将之分别与EP1K30TC144-3芯片的相应管脚相连；用LED灯来表示译码器的输出，将D0...D7对应的管脚分别与8只LED灯相连。从图中可见，首先判断使能端口en状态，当满足高电平时，判断三个输入端口A、B、C的状态；来决定八个输出的状态。输入en和A、B、C需要独立可变的输入激励，所以最好选择开关，独立可变，易于控制；译码器输出为8位数据，使用独立显示各个数据位的设备较好，故选用8个LED知识灯来表示。具体引脚分配见下表。五、硬件验证1、选择模式：模式62、引脚锁定情况表：六、小结通过这次实验，让我更深刻的了解了QuartusII这个软件的使用，也学会了怎么用VHDL语言来实现设计。实验期间也遇到了很多问题，在同学和老师的帮助下解决了困难，总之，通过这次实验，让我受益匪浅。