数字系统设计I

《数字系统设计I》补充作业第1章逻辑函数题1.1(1)(172)10=(?)2(2)(0.8123)10=(?)2(3)(10101101.0101)2=(?)10(4)(3625)10=(?)8=(?)16(5)(0.172)8=(?)16=(?)2(6)(4CA)16=(?)2=(?)10题1.2完成下列数制和代码之间的转换(1)(468.32)10=(?)8421BCD=(?)余3码(2)(10010011.1001)8421BCD=(?)2题1.3求下列函数的对偶式和反函数式(1)DCBADCABZ)((1(2)CBADDCBAZ2题1.4试证明下列“异或”等式成立(1)CBACBACBA(2)BAABBA)()(题1.5用代数法将下列函数化简成为最简表达式(1)BABABABA(2)))()((EDEDCCBBCBA(3)EFBEFBABDCAABDAAD(4)DBDCACBDBADBA)()((5)FEDCBAEDCBADEBACEBAEDABEBA(6)DCADBCBADABC))(((7)FDECABDEAACDECDCBBAD))(((8)))()()()((DCBCBDBABADCBA题1.6(1)ABBABABAY),((2)CBACBACBAY),,((3)CABCBCDABCDADADCBAY)()(),,,((4)DACDADCADBDCDBADCBAY)(),,,((5))15,14,11,10,8,7,6,5,2,0(),,,(mDCBAY(6)(1,3,4,6,7,9,11,12,14,15)YM(7)CBCBCACADCBAY),,,((8)DCACBADCDCAABDABCDCBAY),,,((9))14,11,10,9,8,6,4,3,2,1,0(),,,(mDCBAY(10)DBDCACBDBADBADCBAY)()(),,,(题1.7用卡诺图法将下列具有约束条件的逻辑函数化简成为最简“与-或”(1))15,14,13,12,11,10()9,7,6,5,1(),,,(dmDCBAZ(2))11,4()6,5,2,1,0(),,,(dmDCBAZ(3))14,11,10,8,3()12,6,5,4,2,1,0(),,,(dmDCBAZ(4),),,,(DCBADBCADCBDCBAZ约束条件为0CD题1.8已知逻辑函数X和Y：DCBDCADCCABDCBAX),,,())()((),,,(DCADCBDCBADCBAY用卡诺图法求函数XYZ的最简“与-或”题1.9已知逻辑函数DBADCBDBADCBAY),,,(的简化表达式为DBDBDCBAZ),,,(，试问它至少有哪些无关项？题1.10(1)用最少量的“与非”门实现))((CBACBAY(2)用最少量的“或非”门实现函数CBCBAY，(3)用最少量的“与-或-非”门实现函数DADCCBBAY第2章集成逻辑门题2.1指出图题2.1所示电路的输出逻辑电平是高电平、低电平还是高阻态。已知图(a)中的门电路都是74系列的TTL门电路，图(b)中的门电路为CC4000系列的CMOS图题2.1题2.2试画出图题2.2三态门和TG门的输出电压波形。其中A、B电压波形如图题2.2图题2.2题2.3图题2.3所示电路为CMOS门电路，试分析各电路输出逻辑功能，并写出各电路的输出逻辑函数式。设二极管正向导电时的压降为0.7V图题2.3题2.4试用四个CMOS传输门(TG门)和一个反相器(“非”门)题2.5甲、乙两位同学，用一个“与非”门(已知“与非”门的IOLmax=16mA,IOHmax=0.4mA)驱动发光二极管(设二极管发光时工作电流为10mA)，甲接线如图题2.5(a)，乙接线如图题2.5(b)。试问谁的接线正确?图题2.5题2.6分析下图所示的电路，哪些能正常工作，写出输出信号的的表达式或值？哪些不能，说明为什么？其中（A）、（B）为TTL逻辑门，（C）为CMOS逻辑门。题2.7在图2.7中，三态门、非门均为TTL，S为开关，电压表内阻为200KΩ，求下列情况下，电压表读数Y1=？a)A=0.3V,C=0.3V,S断开b)A=0.3V,C=0.3V,S接通c)A=3.6V,C=0.3V,S接通d)A=3.6V,C=0.3V,S断开e)A=3.6V,C=3.6V,S接通图题2.7f)A=0.3V,C=3.6V,S断开第3章组合逻辑电路题3.1分析图3.1所示的逻辑电路，其中74151为8选1数据选择器。写出输出函数Y的逻辑表达式并化简。图题3.1题3.2图3.2中为74LS48组成的6位数码显示系统，根据图中所示的输入，说出显示器中显示的内容（图中未接的管脚均为悬空）。图题3.2题3.3试用74LS138型3/8译码器设计一个地址译码器，地址译码器的地址范围为00-3F。(可适当加其它逻辑门电路)题3.4用一个3线/8线译码器74138和尽量少的门电路实现：题3.5设X和Y分别为二位二进制数，试用最少量的半加器和与门实现Z=X·Y题3.6试设计一个一位二进制数的全减器，设A为被减数，B为减数，J0为低位来的借位信号，D为差数以及J1为向高位的借位信号，请用一个全加器和尽量少的门电路实现该全减器题3.7试用一片八选一数据选择器74LS151实现逻辑函数。(1)ACDDABCCDBADCBAZ),,,((2)CBACBACBACBAZ),,((3)(,,)()ZABCABC题3.8用一个8选1数据选择器74151和非门设计下列逻辑函数。（注意：只能用74151和非门，不允许用其它器件）题3.9用加法器和适量门电路实现Y=3X+1，其中X为三位二进制数。要求：1、电路尽量简单，加法器个数不限。2、写出设计过程。题3.10设A、B为四位二进制数，试用1片四位二进制加法器74283实现函数Y＝4A＋B。题3.11用一个四位加法器74LS238和少量门电路设计代码转换电路，输入为2421BCD码，输出为8421BCD码。题3.12P(P2P1P0）、Q（Q2Q1Q0）为二个三位无符号二进制数，试用一个3线-8线译码器74138和一个8选1数据选择器74151和尽可能少的门电路设计如下组合电路：当P=Q时，电路输出YABBDBCABBC))()()((FBCADACBBFCACBAEYY=1；否则，Y=0。题3.13自选组合模块电路和门电路实现下面组合逻辑电路。电路的输入为两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0）和一个控制信号M；电路的输出为4位二进制数Y（Y3Y2Y1Y0）。当M=1时，Y=MAX（A,B）;而当M=0时，则Y=MIN（A,B）。另外，若A=B时，可输出A和B中任何一个。第4章集成触发器题4.1电路如图题4.1所示。能实现nnQQ1的电路是哪一种电路。图题4.1题4.2根据图题2.4.5所示电路及A、B、C波形，画出Q的波形。(设触发触器初态为0)。图题4.2题4.3由JK触发器组成的电路及其CP、J端输入波形如图题4.3所示，试画出Q端的波形(设初态为0)。图题4.3题4.4由维阻D触发器和边沿JK触发器组成的电路如图题4.4(a)所示，各输入端波形如图(b)。当各触发器的初态为0时，试画出Q1和Q2端的波形，并说明此电路的功能。图题4.4题4.5图题4.5所示电路为由CMOSD触发器构成的三分之二分频电路(即在A端每输入三个脉冲，在Z端就输出二个脉冲)，试画出电路在CP作用下，Q1、Q2、Z各点波形。设初态Q1=Q2=0图题4.5题4.6试用一个CMOSD触发器，一个“与”门及二个“或非”门构成一个JK触发器。题4.7由负边沿JK触发器组成的电路及CP、A的波形如图题4.7所示，试画出QA和QB的波形。设QA和QB的初始状态为0。图题4.7题4.8由维阻D触发器和负边沿JK触发器构成的电路及CP、DR和D的波形如图题4.8所示，试A画出Q1和Q2图题4.8题4.9推导图4.9所示RS触发器的特征方程。图题4.9第5章时序逻辑电路题5.1图题5.1是一个实现串行加法的电路图，被加数11011及加数10111已分别存入二个五位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输出波形。图题5.1题5.2TTL电路组成的同步时序电路如图题5.21Q1、Q2、Q3波形，并说明虚线框内电路的逻辑功能。2Z输出和各触发器的置零端CR连接在一起，试说明当X1X2X3为110时，整个电路的逻辑功能是什么？图题5.2题5.3电路如图题5.3所示。1.令触发器的初始状态为Q3Q2Q1=001，请指出计数器的模，并画出状态转换图和电路工作的时序图。2.若在使用过程中FF2损坏，欲想用一个负边沿D触发器代替，问电路应作如何修改，才能实现原电路的功能。画出修改后的电路图。(可只画修改部分的电路)图题5.3题5.4试用一片74161及尽量少的门电路设计成一个能自动完成八进制加/减循环计数的计数器。即能从000加到111，再从111减到000循环。题5.5分析图题5.5所示的时序电路，其中74283为四位加法器、74175为4D寄存器、14585为四位比较器，Y为输出。画出状态转换图并说明电路功能。图题5.5题5.6分析由移位计数器74194组成的时序，画出电路状态图？(排列次序：Q0Q1Q2Q3，另外S1S0=00，保持；S1S0=01，右移；S1S0=10，左移；S1S0=11，置数。）图题5.6题5.774168为十进制可逆计数器，分析由74168构成的时序电路，说明电路功能。注意，74168的功能表最后两行给出0TC的两种情况，其它情况下，1TC。nnnnQQQQ3210数据选择器地址信号01SS移位计数器控制信号01SSIRD3210DDDD13121110nnnnQQQQ0000000110000100000010111010101010001010111000000000011110101010000101000001100001010010101110101010100110101110000000001111101010100011100000011000011001001010101010010010101001100001101101111010101001011100000110000111011010101010100110111010011000011111111110101010011174168的功能表：输入输出工作方式LDDU/CPENPENT0123QQQQTC11↑00加法计数1000减法计数0×××0123DDDD同步置数×1××010010进位输出×0××00000借位输出题5.8以一个计数器74161为核心器件和少量门电路，设计一个带同步清0功能的5421BCD码计数器：电路有清0输入控制端R，当R=0时，同步清0；当R=1时，按5421BCD码规则同步计数，注意不能有过渡态。5421BCD码编码规则：0~9分别为：0000、0001、0010、0011、0100、1000、1001、1010、1011、1100。请写出设计过程。题5.9某控制器电路的状态转换图如图题5.9所示，要求用一个计数器74161和必要的门电路、组合模块电路设计该控制器。图题5.9题5.10图题5.10为控制器的状态转换图，输入信号a，b，c为互斥变量。以计数器为核心器件设计此同步时序电路。图题5.10题5.11某控制器电路的状态转换图如图题5.11所示，要求用