集成电路版图的设计

第一章TannerPro软件简介TannerPro软件非常适合初学者学习，它从电路设计、电路分析模拟到电路布局一应俱全。本书针对VLSI设计实习课程设计了多个实验，读者可根据本书的详细步骤一一操作，以学习并实现完整的电路设计。•TannerPro是一套集成电路设计软件，包括S-Edit,T-Spice,W-Edit,L-Edit与L各软件的主要功能整理如表1.1所示在个人计算机中安装TannerPro时，需注意系统的需求，如表1.2所示。以下先对S-Edit,T-Spice与L-Edit进行简单的介绍，并观看软件所附的范例文件•1.1S-Edit范例•(1)打开S-Edit程序:执行在..Tanner\S-Edit目录下的sedit.exe文件，或选择“开始---“程序”--TannerEDA---S-Edit--S-Edit命令，即可打开S-Edit程序。•(2)打开示范文件：选择File---Open命令，出现“打开”对话框，到Tanner\S-Edit\tutorial\schematic目录下选取lights.sdb文件，如图1.4所示，此文件为S-Edit的示范电路。•(3)打开Lights模块：选择Module---Open命令，打开OpenModule对话框，在Files下拉列表框中选择lights选项，在SelectModuleToOpen列表框中选择Lights选项，如图1.5所示，再单击OK按钮，打开如图1.6所示的电路。图1.6打开lights模块•(4)寻找引用到的模块:选择Module一FindModule命令，打开Find对话框，如1.7所示。图1.7寻找引用到的模块图1.8显示引用到的模块•(5)打开core模块：选择Module---Open命令，打开OpenModule对话框，在SelectModuleToOpen列表框中选择core选项，如图1.9所示，再单击OK按钮。图1.9打开core模块•(6)切换模式:S-Edit文件中的模块具有两种模式，一个为电路设计模式(SchematicMode)，另一个为符号模式(SymbolMode)。选择View---SymbolMode命令，如图1.10所示，可切换至符号模式并会看到core模块的符号，如图1.11所示。图1.10切换至符号模式图1.11core模块的符号模式•选择View--SchematicMode命令，如图1.12所示。会看到care模块的详细电路图，如图1.13所示。图1.12切换至电路设计模式•(7)寻找引用到的模块:选择Module---FindModule命令，打开Find对话框，如图1.14所示。图1.13core模块的电路图图1.14寻找引用到的模块图1.15显示引用到的DFFC模块•(8)打开模块:选择Module---open命令，打开OpenModule对话框，在SelectModuletoOpen列表框中选择DFFC选顶，再单击OK按钮，如图1.16所示。图1.16打开DFFC模块•（9）切换模式：选择View---SymbolMode命令，会看到DFFC模块的符号，如图1.17所示。图1.17DFFC模块的符号模式图1.18DFFC模块的电路设计模式•(10)寻找引用到的模块：选择Module---FindModule命令，打开Find对话框，如图1.19所示。图1.19寻找引用到的模块图1.20显示引用到的N_4模块•(11)打开模块：选择Module---Open命令，打开OpenModule对话框，在SelectModuleToOpen列表框中选择N_4选项，如图1.21所示，再单击OK按钮。图1.21打开N_4模块•(12)切换模式:选择View---SymbolMode命令，会看到N_4模块的符号为一个NMOS的符号，如图1.22所示。图1.22N_4模块符号模式•(13)寻找引用到的模块:选择Module---FindModule命令，打开Find对话框，如图1.23所示。图1.23寻找引用到的模块•(14)电路输出:S-Edit绘制的电路图，可以输出成几种形式的文件，如图1.24所示，有SPICE文件(*.sp)、TPR文件(*.tpr)、NetTranMacro文件(*.mac)、EDIFNetlist文件(*.edn)、EDIF图解文件(*.eds)、VHDL文件〔*.Vhd)。其中的SPICE文件(*.sp)可在T-Spice模拟时使用或是用作LVS对比。图1.23寻找引用到的模块图1.24电路输出1.2T-Spice范例•T-Spice是电路模拟与分析的工具，文件内容除了有组件与节点的描述外，还必须加上其他的设定，具体如表1.3所示。表1.3T-Spice的设定T-Spice的摸拟结果可用W-Edit观看，读者可依照下列步骤打开范例文件inv_tran.cir观看T-Spice结构。图1.25打开文件图1.26范例文件内容图1.27范例文件的等效电路图1.28模拟状态图1.29模拟结果1.3L-Edit范例图1.30打开文件图1.31范例电路图1.32设计导航图1.33设计导航图1.34设计导航图1.35打开Nor2组件图1.36只显示出Poly图层图1.37只显示Poly,Active,Nwell图层图1.38图层性质显示图1.39截而观察图1.40设计规则检查图1.41转化出的netlist文件1.4LVS范例•LVS是一个用来比较布局图与电路图所描述的电路是否相同的工具，亦即比较S-Edit绘制的电路图与L-Edit绘制的布局图是否一致。要进行LVS对比需要两个文件，一个是从L-Edit布局图转化出的结果(*.spc文件)，另一个是从S-Edit绘制的电路图输出的文件(*.sp).本范例以1.1节所介绍的Lights.sdb文件中的Lights模块的输出结果Lights.sp文件，与1.3节所介绍的Lights.tdb文件中的Lights组件的转化文件Lights.spc来进行LVS对比。读者可依照下列步骤观看LVS的使用方法。图1.42从布局图转化出的Lights.spc文件图1.43从电路图输出的Lights.sp文件图1.44打开新文件图1.45文件设定图1.46文件设定图1.47执行对比结果