搜索
PCB阻抗匹配总结网名：chinawei97qq:1219658831做硬件工程师好几年，有最初的不做阻抗，到后面认为做阻抗是PCB厂家的事情，导致设计的pcb交给pcb厂家后重新修改修改布线，影响项目进度，下面把总结写在后面，以面再犯同样的错误。做4层板，正片工艺，这样就对做半孔工艺带来加工不方便，半孔工艺会带来价格的增加，单价增加0.05元/cm21.6mm厚度的4层PCB板加工，建议做阻抗设计的时候按照1.5mm厚度进行设计，剩下0.1mm厚度留给工厂作为其他工艺要求用（后制诚厚度，绿油、丝印等）。（1）满足我们TOP层及BOTTOM层5mil线宽单端阻抗控制为55ohm，见附图一；附图一（2）满足差分线阻抗为100ohm，见附图二附图二一般是通过调整层与层之间的填充（如FR-4）的厚度来满足整个板厚及阻抗控制（单端阻抗与填充厚度及导线宽度有关）的要求。0.5OZ的铜相当于1.2mil，1OZ的铜相当于1.9mil。4层板来说，第一、第二层的厚度和第三、第四层的厚度相同，这样平衡对称有利用PCB板加工和使用，放置翘板。采用了外层1.7mil内层1.4mil的填充工艺。采用外层1OZ,内存0.5OZ的工艺。附图一中H1为第一层、第二层的间距为3MIL这样第三层、第四层也为3MIL;整板厚度为1.6mm，取1.5mm等于60mil。叠层设计的厚度为：1.7＋1.7＋1.4＋1.4＋3＋3＋47.8,大致设计以后可以参考candece下面的计算，见附图三。具体阻抗要求还是以工厂为准。附图三差分阻抗比单端阻抗还要多一个影响参数间距，和要设置CouplingType对线的类型，参考附图二的traceseparation中S1参数为6.5mil，allegro计算如附图四。附图四总结：线径越窄、电源/地越远、隔离层的阶电常数越低，特征阻抗就越大。（1）在相条件下，在同一个层面，阻抗值（单端、差分）和线宽成反比；（2）在相条件下，在同一个层面，差分阻抗值和间距成正比；（3）在相条件下，阻抗和板厚成反比；（4）allergro计算阻抗相对于PolarSi8000这样的专业软件还是误差比较大，由于PCB的各个厂家工艺水平的不一样，计算出来的阻抗值有一定误差。这样就要求我们设计PCB布线是要和PCB厂家的技术人员进行沟通，以免我们设计的板子制造出来不能满足我们设计的要求。双面板阻抗差分100，板厚1.2mm，差分阻抗100欧（5）trace宽度和电路板的叠层决定Trace特性；（6）Trace和参考平面间的距离对阻抗和窜扰的影响：阻抗，随距离增加而增加；窜扰，随距离增加而增加（7）Trace的阻抗依据下面的因素：绝缘材料的介电常数：在布线层之间是否有平面层，在平面层的存在对于布线层间的窜扰起了重要作用；绝缘材料的厚度；Trace的宽度和厚度；（8）Thanks