第七章、异步时序逻辑电路.

第七章异步时序逻辑电路吉林大学异步时序逻辑电路的特点及模型1.同步时序逻辑电路的特点•各触发器的时钟端全部连接在一起，并接在系统时钟端；•只有当时钟脉冲到来时，电路的状态才能改变;•改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化；•状态表中的每个状态都是稳定的。2.异步时序逻辑电路的特点•电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件；•电路中没有统一的时钟；•电路状态的改变由外部输入的变化直接引起。组合逻辑触发器触发器x1Z1y1Y1YryrxnZm存储电路组合逻辑延迟元件x1Z1y1Y1YryrxnZm存储电路延迟元件1ΔtrtΔ根据外部输入是脉冲信号还是电平信号，可将异步时序逻辑电路分为脉冲异步时序电路和电平异步时序电路。对输入脉冲信号的两点限制：•在两个或两个以上的输入线上不允许同时出现脉冲信号；•第二个输入脉冲的到达，必须在第一个输入脉冲所引起的整个电路响应结束之后。7.1脉冲异步时序逻辑电路的分析分析方法基本上与同步时序逻辑电路相似，只是要注意触发器时钟端的输入情况。在同步时序电路中，时钟端的输入仅为“时间”。分析步骤如下：(1)写出电路的输出函数和激励函数表达式。(2)列出电路的状态转移真值表或写出次态方程组。(3)作状态表和状态图。(4)画出时间图和用文字描述电路的逻辑功能。从分析步骤来看，异步时序电路的分析与同步时序电路分析相同，但是每一步实施时又有所不同。下面通过例子介绍脉冲异步时序电路的分析方法。例：分析下图所示的脉冲异步时序逻辑电路zx2xCP2D2&&y1y2CP1D1解：•写出输出函数和激励函数表达式Z=xy2y1D2=y2CP2=xy1D1=y2CP1=x现态y2y10011输入x次态y2(n+1)y1(n+1)0110输出Z0001激励函数CP2D2CP1D11111010111001100111111000101•作状态转移真值表:Z=xy2y1D2=y2CP2=xy1D1=y2CP1=x•作状态表和状态图:根据转移真值表可作出状态图.11000/00/00/01/001100/01/01/11/0•画时间图和说明电路功能:(略)该电路是一个三进制计数器.例：分析下图所示的脉冲异步时序逻辑电路zx2x1RS&&&yy•作状态转移真值表解：•写出输出函数和激励函数表达式Z=x1yS=x1yR=x2y现态y0101输入x1x2次态y(n+1)1100输出Z0100激励函数RS0100001010100101注意转移真值表中x1,x2取值的意义和组合情况。RS00011011Q(n+1)Q(n)10dZ=x1yS=x1yR=x2y•作状态表和状态图根据转移真值表可作出下列状态表和状态图现态y次态/输出(y(n+1)/Z)x1011/01/1x20/00/010x1/0x2/0x2/0x1/1•画时间图和说明电路功能x1x2yZ该电路当连续输入两个或多个x1脉冲时，输出一个或多个脉冲，其它情况下输出为0。它是一个x1脉冲检测器。例：试分析下图所示的脉冲型异步时序逻辑电路。ZQ0XJ0CP0K0J1CP1K1&&Q1&1Q)(0101QQXXQXQ解：（1）求输出函数和控制函数：Z＝Q1J0＝K0＝1J1＝1K1＝1CP0＝XCP1＝输入输出Q1Q0XZ000110111111001101100000将Ji、Ki带入JK触发器的特征方程中，可求得：iniiniiniCPQKQJQ)(1)()01(01111111QQXQCPQQQnnnXQQCPQQQQnnnn01000110)0(（2）求次态方程组：脉冲型异步时序逻辑电路的JK触发器的特征方程为：由次态方程组，可以求得状态转移真值表：11nQ10nQ（3）作状态表和状态图ZQQnn/1011Q1Q0X=0X=10000/001/00101/010/01111/000/11010/000/1111100/001/011/110/14）功能描述由上述分析可知，MOD3异步二进制计数器。例：分析下图所示的脉冲异步时序电路CP2x(CP1)Q1zK3CJ3K1CJ1K2CJ2CP3&Q2Q3“1”解：•写出输出函数和激励函数表达式注意各触发器的跳变时刻Z＝Q1Q2Q3xJ1=K1=1,CP1=xJ2=K2=1,CP2=Q1J3=K3=1,CP3=Q2该式表明当CP为逻辑1时，触发器的状态才能发生变化，而只有当时钟出现有效跳变时，CP才为逻辑1。•写出电路的状态方程Q(n+1)=(JQ+KQ)CPJ－K触发器的次态方程为Z＝Q1Q2Q3xJ1=K1=1,CP1=xJ2=K2=1,CP2=Q1Q1n+1J3=K3=1,CP3=Q2Q2n+1将3个触发器的激励函数代入触发器的次态方程，得Q1(n+1)=(J1Q1+K1Q1)CP＝Q1xQ2(n+1)=(J2Q2+K2Q2)CP＝Q2Q1Q1n+1Q3(n+1)=(J3Q3+K3Q3)CP＝Q3Q2Q2n+1•作状态表和状态图高位触发器次态不仅与触发器的现态有关，而且与触发器的次态有关。在填写状态时，通常要由低位向高位依次填写。现态Q3Q2Q1次态Q3(n+1)Q2(n+1)Q1(n+1)000001010011100101110111输入x11100000101001110010111011111111输出Z100000000001111011/01/01/01101/00010101000111/01/01/01/0Q1(n+1)＝Q1xQ2(n+1)＝Q2Q1Q1n+1Q3(n+1)＝Q3Q2Q2n+1•画出时间图和说明电路功能由状态图可知：该电路是一个八进制减1计数器，输出是借位信号。x12345678Q1Q2Q3Z例：分析下图所示的脉冲型异步时序逻辑电路。“1”Q0Q2J1CP1K1J2CP2K2J0CP0K0&&1Q2QCP对Q2：J2=1K2=1触发器的时钟既来自前级的K0＝1触发器的时钟就是外部时钟，所以CP0=CP=1对Q1：J1=1K1=1触发器的时钟来自前级触发器的输出，所以nQJ20nnQQCPCP0001nQ1nQ2nnnnnQQQCPQQCPCP2102112解：（1）求输出函数和控制函数：对Q0：，也来自在控制下的CP。nnnnnnQQQQQCPQ02002010)0(nnnnnnnQQQQQCPQCPQ0101111111nnnnnnQQQQCPQCPQ210222212（2）从触发器Q0到Q2依次写出次态方程：000001010011100101110111001010011100000010010000（3）根据得到的触发器次态方程，作状态转移关系表，由状态转移关系表作出状态图。nQ2nQ1nQ012nQ11nQ10nQ674231057.2脉冲异步时序逻辑电路的设计设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序电路对输入脉冲的两个限制条件。例:设计一个“X1－X2－X2”脉冲序列检测器。它有两个脉冲输入端X1和X2，输出为Z。要求X1和X2不能同时出现在输入端，当输入脉冲序列为“X1－X2－X2”时，产生一个输出脉冲Z，其脉冲宽度与X2相同。解：（1）作原始状态表和原始状态图.ACDBX2/0X2/1X1/0X1/0X2/0X1/0X1/0X2/0QnQn+1/ZX1X2AB/0A/0BB/0C/0CB/0D/1DB/0D/0（2）状态化简QnQn+1/ZX1X2AB/0A/0BB/0C/0CB/0A/1QnQn+1/ZX1X21000/010/00000/001/00100/010/1（3）状态分配根据状态分配的基本原则，得到A＝10，B＝00，C＝01。将时钟控制端当作激励端来看.故可得以下D触发器的激励表:QnQn+1CPDQnQn+1CPD00d00111101011d1110d10100111000d设计时将D触发器的特征方程写为:Qn+1=DCP（4）选择触发器，确定激励函数和输出函数X2X1ZD1CP1D0CP0000001101100011011000dd0d0d0ddd0d0d0dd0100011011000000dd000dd0d001ddd001d0dd1000011011001010dd010dd011d0dd1101d0ddnnQQ011011nnQQ000111100000d00100d111dddd1001d0X2X1Q1Q0CP1000111100000d10101d111dddd1000d0X2X1Q1Q0CP00001111000dddd01ddd111dddd10d0ddX2X1Q1Q0D10001111000ddd101d0d011dddd10ddddX2X1Q1Q0D0000111100000d00100d111dddd1000d0X2X1Q1Q0ZnnnnnnnQDQXQXCPQDQXQXCPQXZ0001120111102102激励方程和输出方程：（5）画逻辑电路图Q0Q1X2X1&&&D1CP1&&&D0CP0&&Z例：设计一个脉冲异步时序电路，该电路有3个输入端x1,x2和x3，一个输出端Z。当且仅当电路接收的输入脉冲序列为x1－x2－x3时，输出Z由0变成为1，仅当又出现一个x2脉冲时，输出Z才由1变为0。典型的输入、输出波形如图所示x1x2x3Z解：用Moore电路实现•建立原始状态图和状态表A/0B/0D/1C/0x1x2x3x2x2x1x3x2x3x1x1x3由观察法可见该表已是最简状态表，无需再化简。现态y次态y(n+1)x1x2ABCD输出Z0001x3BBBDACAAAADD•状态分配：由原则1得AB，AC，CD，BC，AD应相邻。由原则2得AB，AC，BC，AD应相邻。由原则3得AB，AC，BC应相邻。由原则4得A为逻辑0。y2y101ADCB01现态y次态y(n+1)x1x2ABCD输出Z0001x3BBBDACAAAADD现态y2y1次态y2(n+1)y1(n+1)x1x200011110输出Z0001x3010101100011000000001010二进制状态表y2y101ADCB01•确定激励函数和输出函数表达式D2x1x2x3y2y1100010d01000010011110dd00dd0dCP2x1x2x3y2y11000100d1d0001001111000110010x1x2x3y2y11000101dd10001001111000d0000dD1CP1x1x2x3y2y1100010100d00010011110d1011dd0现态y2y1次态x1x200011110输出Z0001x3010101100011000000001010状态表注：化简只能在指定列中进行。D1=x1CP1=x1y2＋x2y2＋x3由上面的卡诺图，可得D2=x2y2y1CP2=x1y1＋x2Z=y2y1&&&&&11x1x2x3D2D1Zy2y1CP2CP1•画出逻辑电路图:例:试用J-K触发器设计一个异步六进制加法计数器.000001010101100011cp/0cp/0cp/0cp/0cp/0cp/1•做六进制加法计数器的状态图:将时钟控制端当作激励端来看.故可得以下J-K触发器的激励表:QnQn+1CPJKQnQn+1CPJK00d0d0111d101d111dd0110dd101d10111d000dd设计时将J-K触发器的特征方程写为:Qn+1=(JQn+KQn)CP.0000010010001010d1100100110010011100111010010100101010001d11110ddddddd111dddddddQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1CP3CP2CP1Z000001dddd1d00100