数模混合仿真设计流程详解

数模混合仿真设计流程详解 数模很合仿真可以提高cadence仿真的速度，使用spectreverilog进行仿真。首先需要安装IUS9.2数字电路的仿真器，verilogXL。否则不会启动的！！！！！我一开始用的是ic514后来发现我没有安装IUS，同时虚拟机没有空间了，于是我就把IUS装到了ic615上，所以前面的界面是514后边会有615的界面，大同小异。按照步骤来，我相信大家都会学会的。 1.建立一个设计库：  2.建立一个数字单元functional cell，输入verilog代码  输入代码完成后创建符号图  3.创建模拟电路   5.建立config文件   6.建立spectreverilog模板     进入mix模式，打开simu的config文件后再进入mix模式  ic6151      仿真器改成spectreVerilog设置数字电路和模拟电路的仿真激励   编辑测试激励语句  设置仿真时长与步长   仿真结果如下   需要注意的是数字和模拟电路的接口电平设置，何为1何为0。需要在下图所示中设置   输入输出都需要设置，高电平何为1低电平何为0。一般情况下是默认值，如果默认值不太合适的话，会导致逻辑错误。所以需要手工设置一下。这个地方我还没有研究明白，应该会选择 一下针对CELL或者lib或者pin