开关电源PCB_layout与电容电感设计

MPSShanghaiOfficeJuly2006PowerSupplyPCBLayout/OutputCapacitorDesignPartI.PCBLayoutGuidelinesTenSimpleRules电容模型ESL0LC21f当电容器工作频率在f0以下时:fC2j1ZC当电容器工作频率在f0以上时:ESLCLf2jZ当电容器工作频率接近f0时:ESRCRZ谐振频率:电容参数封装典型电感值(nH)瓷片电容06030.808051.012061.212101.0钽电容08051.612062.214112.324122.8电解电容表面贴6.8引脚10电容ESRESL10uF/10V瓷片4mΩ1.25nH100uF/10V钽46mΩ3nH470uF/10V电解100mΩ15nH电容并联高频特性电源步板基本要点之一：旁路瓷片电容的电容量不易太大,而它的寄生串联电感量应该尽量减小。多个电容并联能改善单个电容的阻抗特性。最小容量的瓷片电容应最靠近负载。电感模型L:电感值EPR:等效并联电阻Cp:等效并联电感Ac:电流环路截面结Lm:电流环路周长电感特性电感特性电源步板基本要点之二：电感的寄生串联电容量应该尽量减小。电感引脚之间的距离越远越好。镜象面概念电源步板基本要点之三：避免在地层上放置任何功率或信号走线。高频交流电流环路电源步版基本要点之四：高频交流环路的面积应该尽量减小。过孔(VIA)的例子电源步版基本要点之五：过孔放置不应破坏高频交流电流在地层上路径。PCB板层分割电源步版基本要点之六：摸拟电源层与数字地层不应有重叠。信号层应有相应的地层。降压式(BUCK)电源：功率部分电流和电压波形降压式电源排版差的例子电路等效图MinimizeTheseInductancesPCBTrace-Via电感估算PCBTrace长1inch(2.54cm),PCB层厚0.1mmPCBTrace约为20nH/inchVia高1.6mmVia直经0.5mmVia约为0.6nH/Via电源步版基本要点之七：要减小PCB走线的电感，减小PCB走线长度要减小ＰＣＢ过孔的电感，放置多个过孔PCBTrace-Via电感估算电源步版基本要点之八：SW焊盘面积要尽量小。SW焊盘下不要走信号线。SW焊盘与信号线之间需电源层或地层隔离。焊盘(PAD)和旁路电容的放置焊盘旁路电容降压式电源排版的例子电源排版基本要点之九：功率器件所组成的电流环路面积要小。降压式电源排版的例子电源排版基本要点之十：功率器件接功率地信号器件接信号地功率地与信号地单点连接（一根很短导线或一个或多个过孔）PartII.OutputCapacitorDesignRippleVoltageAnalysis高频输出瓷片电容特性-Y5V电容值随工作电压而变化大-Y5VESR值随工作电压而变化大-Y5V电容值随温度而变化大高频输出瓷片电容特性10uF/10VY5V与1uF/10VX7R性能相差不大输出滤波电容电路分析(1)四颗1500μF，80mΩ电解电容(2)并联后电容值是6000μF，ESR是20mΩ(3)电感纹波电流(ΔIL)为4.2A，输出纹波电压84mV(80x4.2/4)(4)能不能并联一个或多个瓷片电容来减小输出电压纹波值？OUTESRESRIRVA4.12.4102010I2R1R2RIL1A8.22.4102020I2R1R1RIL2mV28010.08.2RIV22OUT运用直流电路分析方式：PSPICEAC模拟(图A)瞬态模拟(图B)不能将输出电容的阻抗简单地转换成ESR来进行电路分析输出滤波电容电路分析输出滤波电容电路分析C1和C2的阻抗为：221C1fC211RZ222C2fC212RZ并联后的CEQ和REQ为:2EQEQ2C1C2C1CEQfC21RZZZZZ2C1C2C1Cf22C2R1C1R2C1C2C1Cf22R1RC22222222EQ2222222222EQ2C1C2C1Cf22R1R2C2R1C1R2C1Cf22R1R2R1RR输出滤波电容电路分析当C1=C2和R1=R2，CEQ和REQ才与频率无关。此时：2C21C2CEQ22R21RREQ如有n颗同一电容并联,并联后的CEQ和REQ为:nCCEQnRRESREQm201061034102.0Z2325221Cm5301011034101.0Z2625222CA05.4A2.453020530IZZZIL2C1C2C1CmV81m20A05.4ZIV1C1COUT重新分析由四颗1500μF电解电容(C1)和一颗1μF瓷片电容(C2)所组成的输出滤波电路:输出滤波电容电路分析计算和模拟结果fS@300KHz1颗1μF1颗10μF2颗10μF3颗10μFZC120mΩ20mΩ20mΩ20mΩZC2530mΩ53mΩ27mΩ18mΩΔIC14.05A3.05A2.41A2.00AΔIC20.15A1.15A1.79A2.20AΔVOUT81mV61mV48mV40mVΔVOUT(PSPICE模拟)83mV63mV50mV42mV当输出瓷片电容由一颗增加到三颗，输出纹波电压值(ΔVOUT)被稳定地控制在50mV以下。通过公式计算出来的ΔVOUT为40mV，而通过PSPICE模拟计算出来的ΔVOUT是42mV。输出滤波电容电路分析(A)四颗1500μF电解和一颗10μF瓷片并联(B)四颗1500μF电解和二颗10μF瓷片并联(C)四颗1500μF电解和三颗10μF瓷片并联PSPICE模拟电路图PartIII.InductorCapacitanceEffectonVDSLxDSL传播速度图ADSL/ADSL2可选用开关频率大于1.1MHz的电源稳压器ADSL2＋可选用开关频率大于2.2MHz的电源稳压器VDSL必须减小20MHz以下输出电压噪音电感寄生电容影响在理想状态下电感（L〕和电容（COUT〕将VD谐波全滤掉VOUT只剩下直流和极小的一次谐波电感寄生电容影响在理想状态下电感（L〕和电容（COUT〕将VD谐波全滤掉VOUT只剩下直流和极小的一次谐波(fs=600KHz)Resr120mResr24mRL3.30C210uFV2V1L10uHC1100uFL110nH0AL21nH0AVphaseTD=100usTF=10nsPW=0.45usPER=1.67usV1=0TR=10nsV2=12电感寄生电容影响具有寄生电容的电感（L〕和电容（COUT〕无法将VD谐波全滤掉V2Resr24m0L110nH0AVphaseTD=100usTF=10nsPW=0.45usPER=1.67usV1=0TR=10nsV2=12Resr120mRL3.3C210uFL10uHC1100uFV1C3470pFL21nH0A电感寄生电容影响总结：VDSL需要二次滤波器来消除由电感寄生电容在20MHz内所产生的噪音C1100uF0C6100pFResr120mV3V2C410uFResr24mResl34m0AL41nH0AL110nH0AC210uFL21nH0AVphaseTD=100usTF=10nsPW=0.45usPER=1.67usV1=0TR=10nsV2=12RL3.3L10uHL31uH0AV1C3470pFThankYou