超大规模集成电路设计基础-第二章

第二章MOSFET逻辑设计CMOS集成电路以名为MOSFET的双向器件作为逻辑开关。本章研究MOSFET的逻辑特性，介绍设计数字电路的技术。2.1理想开关与布尔运算高电平有效开关的工作情况：A＝0xyA＝1xyAxyiff1Aiff表示当且仅当……两高电平有效的开关可串联实现不完整的“与”逻辑；两高电平有效的开关并联可实现不完整的“或”逻辑；bagbaf低电平有效开关的工作情况：A＝1xyxyA＝0Axy两低电平有效的开关可串联实现不完整的“或非”逻辑两低电平有效的开关并联可实现不完整的“与非”逻辑babahbabayiff0A11by输出＋a1a1b在一个电路中同时使用两种类型的开关：a10SW2SW1a输入y输出＋1a0aaaay01消除了不确定电压的问题，实现一个基于开关的非门，表明使用两个相反特性的开关可构成一个结果确定的电路2.2MOSFET开关MOSFET是在高密度数字集成电路设计中用来传输和控制逻辑信号的电子器件，它的工作在很多方面都非常象理想开关。互补MOS（CMOS）采用两种类型的MOSFET构建逻辑电路：nFET和pFET栅源漏栅漏源nFET符号pFET符号布尔量与电参量之间的转换关系：布尔量与电参量之间的转换关系：布尔量与电参量之间的转换关系：在电路层次上，我们用Vx来代表变量x，所以（理想情况）实际电路对此更为宽松，允许用一定范围的电压来代表逻辑0和逻辑1：低电压对应逻辑值0高电压对应逻辑值1VVxx00意味着DDxVVx意味着1MOSFET的开关特性理想上，一个nFET的工作情形象一个高电平控制开关；pFET与之相反，是一个低电平控制开关；MOSFET使我们能够运用高电平控制和低电平控制开关电路技术设计逻辑电路。A＝0xy＝？A＝1xy＝xAxyiff1A2.2.1FET阀值电压每MOSFET都有一个特性参数—阀值电压VT，nFET和pFET的阀值电压不同。nFET的阀值电压VTn为正数，其典型值大约在0.5～0.7V。具体来说：晶体管截止晶体管导通确定二进制与变量A相应电压VA的关系TnGSnVVTnGSnVVnFET的阀值电压GSnVAV设定TnATnAVVAVVA相当于相当于10pFET的行为与nFET互补，VTp是指栅源电压VGSp，为负值，范围是－0.5V～－0.8V之间，如果：pFET截止；pFET导通确定二进制与变量A相应电压VA的关系首先所以TpSGpVVTpSGpVVDDSGpAVVVSGpDDAVVVTpDDATpDDAVVVAVVVA相当于相当于10pFET的阀值电压TpDDATpDDAVVVAVVVA相当于相当于102.2.2传输特性nFET传输特性传输低电平0V时，输出电压为0V；传输高电平VDD时，输出电压为nFET传送强逻辑0电平，但传送弱逻辑1电平；pFET传输特性与nFET相反传输高电平VDD时，输出电压为VDD。传输低电平0V时，输出电压为pFET传送强逻辑1电平，但传送弱逻辑0电平；TnDDVVTpV设计互补MOS（CMOS）电路就是为了解决传送电平的问题。以下设计规则作为设计的基础：使用pFET传送逻辑1电平；使用nFET传送逻辑0电平；利用COMS传输门我们能够构建一个可传送理想逻辑电压0V和VDD到输出端的电路。2.3基本的CMOS逻辑门一般的CMOS数字逻辑门的概念可以通过下图来理解：控制块a输入bcf（a，b，c）输出SWpSWnVDDVSS10两种可能输入情况下的工作情况：互补对：CMOS逻辑电路基于用晶体管互补对做开关的概念。一个互补对由一个pFET和一个nFET组成，它们的栅端连在一起，如下图所示：xpFETnFET至VDD至VSS两种可能输入情况下的工作情况：2.3.1COMS非门（NOT门）非门的布尔运算：xxxxf01)(MpxxMnVDDNOT门工作情况：2.3.2COMS或非门（NOR门）在了解基本非门的基础上，我们可以扩展这一概念，利用同样的原理设计一个二输入的或非门，方法是：对每个输入使用一个nFET/pFET互补对将输出节点通过pFET与电源VDD相连将输出节点通过nFET与地相连确保输出总是一个正确定义的高电压或低电压在逻辑层次上综合NOR2是使用4:1MUX0001),(yxyxyxyxyxyxg构建逻辑门的一种路径是利用卡诺图，由卡诺图可以得到以下逻辑表达式：表达式中的每一项代表连至输出的FET路径。这些路径合在一起的结果就是书中72页图4－24的CMOS二输入或非门（NOR2）电路NOR2门的电结构表现出连接FET方式上的重要性：两个pFET管串联，两个nFET管并联。这被称为串联－并联晶体管连接。根据这一原理，我们可以设计出更为复杂的逻辑门。001),(yxyxyxg以NOR2的连接方式为指导，构建一个3输入或非（NOR3）门。•先得到输出表达式：•根据该表达式设计NOR3门电路图从原理上讲，可用同样的方式构建CMOS多输入或非门。zyxzyxf00012.3.3COMS与非门（NAND门）NAND2门的输出表达式（用MUX实现）：同样，考察NAND2布尔函数的卡诺图，表达式可以改写为：把上式中的每一项转化为FET组合得到书中70页图4－21的CMOS二输入与非门（NAND2）电路。0111),(yxyxyxyxxyyxh011),(yxyxxyyxh与NOR2门相比，NAND2的一个重要特点就是它采用两个pFET管并联，而nFET管则串联。采用同样的拓扑连接方法可以建立一个多输入与非门。它要求有多组互补对，每组由不同的输入驱动，nFET管串联，pFET管并联。2.4CMOS复合逻辑门用CMOS构成逻辑电路的最大优势之一，是能构成单个电路实现几个最基本的逻辑操作（非、与、或）的组合。这些组合被称为复合逻辑门。下面考虑一个布尔表达式：构造具有这个功能的逻辑电路的最简单方法是用一个或门，一个与门和一个非门。)(),,(cbacbaF传统的方法是对上面所示的任一门可以采用一一对应的映射：一个门需要一个电子逻辑电路。VLSI设计的约束要求寻求既能完成要求的逻辑功能又能减少门和FET数目的技术。还可以通过建立能够完成全部功能的单个门来达到这个目的。•先仔细研究F函数，对它进行展开变换•利用上式的形式我们可以先构建一个pFET开关电路。•再加入nFET阵列以在需要时能使F=0。可以得到表达式：•上式可以用来构建nFET阵列。1)(1)(cbacbaF)]([0cba完整的CMOS逻辑门是将nFET和pFET组合在一起。这个例子表明，一个复杂的功能可由单个CMOS逻辑电路来实现，它代替了由两个或多个最基本门的串接复合逻辑门电路在VLSI设计中可以更为有效，它们简化了电路要求和逻辑信号流。2.4.1结构化逻辑设计CMOS逻辑门本质上是反相的，这种本质可以使我们运用结构化方法构造AOI和OAI逻辑表达式表示的逻辑电路。AOI逻辑功能是按先“与（AND）”后“或（OR）”再“非（NOT）”。如：OAI则将“与”和“或”的操作顺序反一下。dcbadcbag),,,(cabacbacbaF)(),,()()(),,,(wzyxwzyxhCMOS的开关特性为实现象AOI和OAI这样的反相逻辑形式提供了方法，这个技术的基础是以一种一致的方式运nFET和pFET，将三个或更多的基本操作压缩到一个逻辑门中。nFET形成的逻辑特点：串联nFET产生“与非”逻辑，并联nFET产生“或非”逻辑。可以将串联和并联nFET组合起来产生复合逻辑门。下面看一组例子：)()(dcbaXbdacXbfaeY)()(fbeaY下面考虑实现AOI功能和OAI功能的pFET电路。pFET和nFET组合形成的工作方式不同。并联pFET产生“与非”操作；串联产生“或非”操作。cdabXVDDbfaeYVDD)()(dcbaX)()(fbeaY它的pFET电路与每组具有同样输入的nFET电路相对应构成第一组：输入c和d的pFET串联第二组：输入为b的一个pFET与第一组并联。第三组：输入为a的一个pFET与“第一组和第二组”的电路串联。)(dcbaX例2.1它的nFET电路可以按以下方式构成第一组：输入c和d的nFET并联第二组：输入为b的一个nFET与第一组串联。第三组：输入为a的一个nFET与“第一组和第二组”的电路并联。移动反相小圈的方法复合CMOS逻辑电路的串并联布线，可以通过一种基于逻辑图的方法来设计。pFET可以看成具有低电平控制输入的逻辑门，所以并联的pFET就是一个具有低电平控制（带小圈）输入的或操作，串联的pFET提供具有低电平控制输入的与操作。为了得到pFET的电路形式，首先从原始的逻辑图开始，将小圈推回输入端，使每个输入都加上小圈。例2.2abcdeG•两个输入为a和b的pFET并联•两个输入为c和d的pFET并联•一个输入为e的pFET与以上两组串联2.4.2异或门（XOR）和异或非门（XNOR）运用AOI电路的一个重要例子是建立“异或”和“异或非”电路，这些常用门是由基本逻辑构成的。异或的输出表达式为：这不是AOI形式，可以转换为标准AOIbababababababa)(babababaab2.5传输门（TG）电路CMOS传输门是通过将一个nFET和pFET并联起来构成的。xyssMpMnyxss1,,siffsxy这里设计的传输门属于双向开关类型，可以由左至右（或反向）传送全范围的电压[0，VDD]。由于晶体管的并联连接，零电平由nFET传送，而pFET传送电源电压VDD。在现代VLSI中使用传输门的主要缺点在于它们要求两个FET和一个没有明说的反相器以便将s转变为/s。逻辑设计由于开关操作非常简单且能传送全范围的电压，所以在CMOS设计中广泛采用传输门的逻辑设计。基于TG的2：1多路选择器P0P1FssssPsPF10异或/异或非电路babababababa或门（OR门）baaabaabaf)(另一种异或/异或非电路2.6时钟控制和数据流控制同步数字设计依赖于用时钟信号Φ控制数据流的能力。TG的开关特性提供一个简单的方法实现系统时钟。由于TG的开关要求有一对互补信号，所以在这类设计中使用了.和传输门上应用互补时钟CMOS的电特性使得在一个非常短的时间thold内，输出暂时保持住y＝x。用传输门实现数据同步：在逻辑模块的输入输出上放上反相的TG模块级系统时序图时钟控制传输门使信号流动同步,但连线本身保存数值的时间不能超过thold,这是一个非常短的时间,因此需要一个象锁存器这样的存储元件来长期保存数据位.SR锁存器时钟控制通过与门加入时钟控制SR锁存器