电气系统电磁兼容(PCB1)72

印制板电磁兼容性设计（二）第六章王志福三、PCB走线阻抗及布局布线单面板和双面板制造简单,装配方便通常适用于低于10KHz的低频模拟电路设计中.由于信号回路面积过大,辐射强抗扰差.不适用于要求高的组装密度或复杂电路的场合。如果印制电路板的布局布线设计合理,将信号回路面积减小到最小,也可以实现电磁兼容性。1.线路板走线的阻抗精心的走线设计可以在很大程度上减少走线阻抗造成的骚扰。当频率超过数kHz时,导线的阻抗主要由导线的电感决定,细而长的回路导线呈现高电感(典型10nH/cm),其阻抗随频率增加而增加。如果设计处理不当,将引起共阻抗耦合。减小电感的方法有两个:·尽量减小导线的长度,如果可能,增加导线的宽度；·使回流线尽量与信号线平行并靠近。线路板走线的阻抗导线的电感可以用下式计算：L=0.002ln(2h/W)(µH/cm)式中：h是导线距离地线的高度，w是导线的宽度。高频时，对阻抗影响最大的是导线的长度，宽度、直径都是较次要的因素。由于阻抗与走线宽度是对数关系，将宽度增加一倍仅使电感减少75%。导线的电感也可用下式近似计算：L=0.2S[ln(2S/W)+0.5+0.2W/S](nH)当：S/W4则：L=0.2S[ln(2S/W)](nH)式中，S为导线的长度（m）W为导线的宽度（m）。两根载有相同方向电流的导线的电感为：L=（L1L2-M2）/（L1+L2-2M）式中,L1、L2分别为导线1和导线2的自感，M为互感M=L/[1+(a/h)2]a—间距,h—离地面距离当：L1=L2则：L=(L1+M)/2两根电流方向相反的平行导线，由于互感作用，能够有效地减少电感，可表示为：L=L1+L2-2M当细导线相距1厘米以上时，互感可以忽略。单层或双层板如何减小环路的面积杨继深2002年4月线路板走线的电感L=0.002S(2.3lg(2S/W)+0.5HWSL=(L1L2-M2)/(L1+L2-2M)若：L1=L2L=(L1+M)/2MII布局与布线原则高频数字电路PCB采用短线作为信号线采用专用0V线电源与地呈“井”字排列时钟发生电路应在PCB中心附近混合信号PCB布线数字信号与模拟信号尽可能不同板层布线实现模拟与数字电源分割混合信号电路PCB布局独立合理的模拟电路区和数字电路区A/D转换器跨分区放置电源和地线单独引出，电源供给汇集到一点，不要对地分割，统一铺地2.印制板布局和布线在印制板布局时，应先进行物理分区和电气分区,确定元器件在板上的位置，然后布置地线、电源线，再安排高速信号线，最后考虑低速信号线。布局时,首先作好不兼容分割,元器件的位置应按电源电压、数字及模拟电路、速度快慢、电流大小等进行分组，以免相互骚扰。根据元器件的位置可以确定印制板连接器各个引脚的安排。所有连接器应安排在印制板的一侧，尽量避免从两侧引出电缆，减少共模辐射。其次,在安装,受力,受热和美观等方面应满足要求.2.印制板布局和布线（1）电源线p69在考虑安全条件下，电源线应尽可能靠近地线，以减小差模辐射的环面积，也有助于减小电路的交扰。（2）时钟线、信号和地线的位置信号线与地线距离应较近，形成的环面积较小。（3）按逻辑速度分割当需要在电路板上布置快速、中速和低速逻辑电路时，高速的器件（快逻辑、时钟振荡器等)应安放在紧靠边缘连接器范围内,而低速逻辑和存储器,应安放在远离连接器范围内。这样对共阻抗耦合、辐射和交扰的减小都是有利的。（4）应避免印制电路板导线的不连续性◇迹线宽度不要突变◇导线不要突然拐角杨继深2002年4月电源线噪声的消除电源线电感储能电容这个环路尽量小杨继深2002年4月电源解耦电容的正确布置尽量使电源线与地线靠近杨继深2002年4月解耦电容的选择C=dIdtdVZf1/2LC各参数含义：在时间dt内，电源线上出现了瞬间电流dI，dI导致了电源线上出现电压跌落dV。20杨继深2002年4月增强解耦效果的方法电源地铁氧体注意铁氧体安装的位置接地线面细线粗线用铁氧体增加电源端阻抗用细线增加电源端阻抗杨继深2002年4月多个电容并联加强解耦效果3.地线网格及输入输出地的结构双面板适用于只要求中等组装密度的场合。安装在这类板上的元器件易于维修或更换。1)地线网格平行地线概念的延伸是地线网格，这使信号可以回流的平行地线数目大幅度地增加，从而使地线电感对任何信号而言都保持最小。这种地线结构特别适用于数字电路。地线网格2)输入输出地的结构为了减小电缆上的共模辐射，需要对电缆采取滤波和屏蔽技术。但不论滤波还是屏蔽都需要一个没有受到内部骚扰污染的干净地。当地线不干净时，滤波在高频时几乎没有作用。除非在布线时就考虑这个问题，一般这种干净地是不存在。干净地既可以是PCB上的一个区域，也可以是一块金属板。所有输入输出线的滤波和屏蔽层必须联到干净地上。干净地与内部的地线只能在一点相连。这样可以避免内部信号电流流过干净地，造成污染。共地阻抗耦合之一4.共阻抗耦合和电磁骚扰的传播电路1电路2地电流1地电流2公共地阻抗四、多层板设计对于信号网络数量多,器件密度大,管脚密度大,信号频率高的设计,应采用多层板设计.1.多层印制板设计多层印制板设计中遇到的主要问题是电磁兼容设计。多层印制板设计首先要决定多层板的层数和层的布局,取决于功能模块分布,性能指标要求和成本。四、多层板设计多层印制板的层间安排随着电路而变，但应有以下共同原则：（1）电源平面应靠近接地平面,并且安排在接地平面之下。这样可以利用两金属平板间的电容作电源的平滑电容,同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。（2）信号布线层应安排与整块金属平面相邻。布线层安排a.PCB由电源层,接地层和信号层组成.合理选择层数,能减小PCB尺寸,能充分利用中间层设置屏蔽,实现就近接地,有效降低寄生电感,缩短信号传输长度,大幅降低信号交叉骚扰等.四层板比双面板的骚扰发射低20dB.当然,层数越多,制造工艺越复杂,成本也越高.b.S--布线层,必须与接地层或电源层相邻G—接地层P—电源层G,P两者必须相邻,否则,GP间存在最大环流.多电源供电时,各P之间由G隔开,以免P间AC耦合.S相邻时,S间存在串扰.c.决定层数的因素:功能要求,信号分类隔离要求,阻抗控制要求,元器件密度,布线条数,振铃限制等.堆叠设计(3)把数字电路和模拟电路分开,有条件时将数字电路和模拟电路安排在不同层内。数字信号有很宽的频谱,是产生骚扰的主要来源。(4)在中间层的印制线条形成带状线,在表面层形成微带线,两者传输特性不同。(5)时钟电路和高频电路是主要的骚扰源和辐射源,要单独安排、远离敏感电路。如果要采用分割的地，则要采用地连接桥的方式数字地和模拟地分割将PCB分为模拟部分和数字部分，以保证数字信号返回电流不会流入到模拟信号的地。-模拟信号在电路板所有层的模拟区内布线-数字信号在数字区内布线统一的“地”多层印制板设计中有两个基本原则用来确定印制线条间距和边距20-H原则所有的具有一定电压的印制板都会向空间辐射电磁能量,为减小这个效应,线路面的物理尺寸都应该比最靠近的接地板的物理尺寸小20H,其中H是两层印制板的间距。当尺寸小至10H时,辐射强度开始下降,当尺寸小至20H时,辐射强度下降70%。根据20-H原则,按照一般典型印制板尺寸,20H一般为3mm左右。多层印制板设计中有两个基本原则线路板边缘的一些问题关键线（时钟、射频等）产生较强辐射无地线电源层地线层20H2-W原则当两条印制线间距比较小时,两线之间会发生电磁串扰,串扰会使有关电路功能失常。为避免发生这种骚扰,应保持任何线条间距不小于二倍的印制线条宽度,即不小于2W,W为印制线路的宽度。印制线条的宽度取决于线条阻抗的要求：太宽会减少布线的密度,增加成本;太窄会影响传输到终端的信号的波形和强度。五、高速电子线路的信号完整性设计随着上升时间变短，所有与信号完整性相关的问题都变得更加严重。PCB已不仅仅是支撑电子元器件的平台,而成为高性能的系统结构.从而使得如何处理信号完整性问题成为一个设计能否成功的关键因素。或者说,即使布线拓扑结构没有变化,只要芯片速度变得足够快,现有设计也将停止工作.当信号的上升时间tr小于6倍信号传输延时tpd时,tr6tpd即认为此信号是高速信号，此时所考虑的信号与信号的具体频率无关．1.高速PCB设计方法建立在实时仿真基础上的高效设计流程,经过多方面的仿真,分析和优化,避免了大部分可能发生的问题,基本上能实现“设计即正确”的目的.即“自上而下”的设计方法.但传统的设计流程是单循环的,没有控制点,设计过程不可控,不可预测,无法保证质量,容易出现反复,设计周期长.这与产品竞争激烈,新产品上市时间短的特点相冲突,不适合高速系统设计.一体化设计流程的特点是:1)预先进行SI,PI,EMI分析与仿真;2)确定设计方案和策略,以指导元器件与连接器的选择,端子定义,PCB板材与加工工艺选择和成本控制等工作;3)确定PCB叠层;4)确定关键信号线的布线策略;5)进行预布局和预布线;6)确定EMC设计方案.信号完整性（SignalIntegrity，简称SI）是指在信号线上的信号质量及信号定时的准确性。即在要求的时间内，信号能以要求的时序、持续时间和电压幅度作出响应，不失真的从源端传送到接收端，则该信号是完整的。差的信号完整性不是由某一单一因素导致的，而是PCB级设计中多种因素共同引起的。如所使用的芯片的切换速度过快、端接元件布设不合理、电路的互连不合理等都会引起信号的完整性问题。主要的信号完整性问题包括反射、串扰、过冲、震荡、时延和电磁骚扰发射等。2.信号完整性的含义信号从驱动端到接收端,再由接收端回到驱动端的传输延时小于1/6上升或下降时间,来自接收端的反射信号将在信号改变状态之前到达驱动端,叠加的波形不会改变逻辑状态;反之,如果传输延时大于1/6上升或下降时间,来自接收端的反射信号将在信号改变状态之后到达驱动端,如果反射信号足够强,叠加的波形就有可能改变逻辑状态.3.什么是高速电路实际上，真正的原因不是系统时钟速率的提高,而是驱动器上升/下降时间的缩短.信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此，通常约定如果传播延时大于(1/6)数字信号上升时间，则认为此类信号是高速信号并产生传输线效应。例:tpdo=0.167ns/英寸,tr=1ns,则上升沿电长度x=tr/tpdo=1ns/(0.167ns/英寸)=6英寸临界长度=x/6=1英寸。故:长度S1英寸为信号线,长度S1英寸为传输线。4.PCB设计工具以印刷电路板（PCB）为设计目标的设计工具是最基本的EDA软件，在国内最为普及。目前比较流行的PC级软件有Protel、Orcad、SPECCTRAQuest、Zuken等。最新版的Protel系列产品ProtelDXP软件。CADENCE公司是PCB领域的主要供应商，他提供了从低端到高端的一整套完整解决方案。Mentor的PowerPCB杨继深2002年4月滤波器电容量的选择R负载R源电容合适电容过大低速接口10~100kB/s高速接口2MB/s低速CMOSTTL上升时间tr0.5~1s50ns100ns10ns带宽BW320kHz6MHz3.2MHz32MHz总阻抗R120100300100~150最大电容C2400pF150pF100pF30pF杨继深2002年4月用屏蔽电缆抑制共模辐射CMCMDMCMCM杨继深2002年4月屏蔽电缆的评估CMCMDMV辐射环路VIZT=V/I杨继深2002年4月不同屏蔽层的传输阻抗1021031041051061071080.0010.010.1110100100010000传输阻抗（m/m）Hz铝箔单层编织最佳单层编织双层编织双层编织+一层金属双层编织+双层金属实心铜杨继深2002年4月屏蔽层的错误接法CM杨继深2002年4月电缆屏蔽层的正确端接利用机械力将屏蔽层压紧金属连接器护套指形簧片护套与