搜索
本文由jimmy3973贡献pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。维普资讯．Ｏ０４．１２Ｎｏ．２电子机械工程Ｅｌｃｒ—ＭｅｈａｎｃｌＥｎｇｎｅｒｎｇｅｔｏｃｉａｉｅｉ电磁兼容技术及其在ＰＢ设计中的应用Ｃ俞海珍，冯浩（江Ｔ业大学信息上程学院，江杭州３０３）浙浙Ｉ１０２摘要：印制电路板的电路设计阶段就进行电磁兼容性（ＭＣ设计是非常重要的。论述了电磁兼容在Ｅ）技术及其在印制电路板中的应用，印制电路板的选取到元器件的布置，线、源线以及信号线的设从地电计，最后结合ＰＯＥＲＴＬ公司的ＰＯＥ９ＳＲＴＬ９Ｅ软件，出了一种在ＰＢ设计中减少电磁干扰的设计方法。给Ｃ关键词：印制电路板；电磁兼容：电磁干扰；ＲＴＬ软件ＰＯＥ中图分类号：Ｎ３Ｔ０文献标识码：Ａ文章编号：０８—３０２０）２—０１０１０５０（０４０００—３ＥＭＣＴｅｈｏｏｙａｄＩｓＡｐｌａｉｎｔＢＤｅｉｎｃｎｌｇｎｔｐｉｔｏＰＣｓｇｃｏＹＵＨａ—ｈｎ，ＮＧｏｉｅＦＥｚＨａ（ｏｅｅｏｆｒｔｎＥｇｎｅｉＺｅａｇＵｉｒｔｏｅｈｏｇ，ａｇｈｕ３０３，ｈａＣｌｇＩｏｍａｉｎｉｅｎｌｆｎｏｒｇ，ｈｊｎｎｖｓｙｆＴｃｎｌｙＨｎｚｏ０２Ｃｉ）ｉｅｉｏ１ｎＡｂｔａｔＩＳＶｒｉｏａｔｏｍｋｏｃｒｎＥＣ）ｄｓｎｄｒｇｔｅｓｇｆｈＣｉｕｅｉｎｓｒｃ：ｅｙｍｐ￣ｎｔａｅｃｎｕｒｔ（ＭｔｅｅｉｕｉｔｅｏｅＰＢＳｒｉｄｓ．ｇｎｈａｔｃｃｔｇＴｈｓｐａｅｎｒｄｃｓｅｈｉｕｓｆｒＥＭＣｎｄｐｌｃｔｏｆＥＭＣｄｅｉｎｔＰｉｐｒｉｔｏｕｅｔｃｎｑｅｏａａｐｉａｉｎｏｓｇｏＣＢ，ｉｌｄｎｈｃｏｃｆｎｃｕｉｇｔｅｈｉｅｏＰＣＢ，ｔｅａｒｎｅｎｆｅｅｎｎｓ，ｔｅｄｓｇ１ｏｒｕｄｎｈｒａｇｍｅｔｏｌｌｅｔｈｅｉｌｆｇｏｎｉｇ，ｐｗｅｉｅｎｓｇａｉｅＡｔｌｓ，ｉｅｒｔｇｏｒｌｎａｄｉｎｌｌ．ｎａｔｎｔｇａｉｎｗｉｔＰＲＯＴＥＬ９Ｅ，ａｄｓｇｔｏｆｒｄｃｎｌｃｒｍａｎｔｎｅｆｒｎｅｉｒｓｎｅｈ９Ｓｅｉｎｍｅｈｄｏｅｕｉｇｅｅｔｏｇｅｉｉｔｒｅｅｃｓｐｅｅｔｄ．ｃＫｅｒｓ：ＣＢ；ＥＭＣ；ＥＭＩＰｙｗｏｄＰ：ＲＯＴＥＬｓｆｗａｅｏｔｒ０引言电磁兼容（ＭＣ是一门新兴的综合性学科，主Ｅ）它要研究电磁干扰和抗干扰的问题：电磁兼容性是指电子没备或系统在规定的电磁环境电平下，因电磁干不扰而降低性能指标，时它们本身产生的电磁辐射不同大于检定的极限电平，不影响其它或系统的正常运行，意解决电磁兼容性，则越可以节约人力与物力（１。图）荽藿。?并达到设备与设备、系统与系统之间互不干扰、同可共靠地工作的目的。而电磁环境电平是受试设备或系统在不加电时，于规定的试验场地和时间内，存在于周围空间的辐射和电网内传导信号及噪声的量值，个电这磁环境电平是由自然干扰源及人为干扰源的电磁能量共同形成的图１早期解决电磁兼容性的必要性目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，使电路原理即图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。所以保证印制电路板的电磁兼容性是整个系统设计的关键。这里主要讨论电磁兼容技术及其在ＰＢ设计中的应用。Ｃ电子设备和系统的电磁兼容性指标已成为电子设备和系统设计在研制时的一个重要的技术要求：现在已经有了抑制电子设备和系统的Ｅ国际标准，称ＭＩ统为电磁兼容（ＭＣ）准，Ｅ标它们可以作为普通设计背布线和布局时抑制电磁辐射和于扰的准则，于军用电对１电磁兼容技术不管复杂系统还是简单装置，何一个电磁干扰任的发生必须具备三个基本条件：先应该具有干扰源；首子产品设计者来说，准会更严格，标要求更苛刻：国内外大量的经验表明，产品的研制生产过程中越早注在收稿日期：０３—６—０２００２维普资讯（通道）第二还必须有或；被干扰对象（：感设备）响应所以控制ｒ扰源即敏的可能降低，到有关标准要求。外部的传导干扰和辐达射干扰对板上的电路基本无影响，际上在设计中采实取正确的措施常常能同时起到抗干扰和抑制发射的作用。在设计印制电路板布线时，先要选取印制板类首型，后是确定元器件在板上的位置，依次布置地然再的电磁辐射，切断或抑制电磁干扰的耦合通道，高敏提感设备的抗干扰能力是电子设备和系统电磁兼容性设计的主要内容。具体有以下儿个方面的措施，用来实现电磁兼容性。１１干扰电路．线、电源线、速信号线和低速信号线。现在分别加以高讨论。２１印制电路板的选取．电子设备中的单元电路应设计和选用本身电磁能量辐射小、干扰能力强的线路形式小信号放大器抗应增大线性动态范围，高电路的过载能力，提减小非线性失真；功率放大器工作在甲类状态时，产生的谐波最少；工作在乙类时，采用推挽形式来抑制二次谐波，应丙类状态用于射频放大，抑制谐波电平应采用锐调为谐、Ｑ滤波器。高１２器件和电路的合理布局．将容易受到干扰的敏感元器件和单元电路尽呵能地与干扰源远离；出与输入端口妥善隔离；输高电平电印制电路板有单面、面和多层板之分。单面和双双面板一般用于低、中密度布线的电路和集成度较低的电路。多层板适用于高密度布线、集成度芯片的高高速数字电路。２２元器件布置．首先应对板上的元器件分组，目的是对印制板上的空间进行分割，同组的放在一起，以便在空间上保证各组的元器件不致于相互干扰。一般先按使用电源电压分组，按数字与模拟、速与低速以及电流大小等再高进一步分组。不相容的器件要分开布置，如发热元例件远离关键集成电路，性元件要屏蔽。敏感器件则磁应远离ＣＵ时钟发生器等等。Ｐ缆与脉冲引线与低电平电缆分开排布１３正确的电磁屏蔽．用屏蔽体包封干扰源，以防止干扰电磁辐射向可外传播；屏蔽体包封被干扰电路，以防止干扰电磁用可能量进入。电磁屏蔽虽然能够有效地切断近场感应和远场辐射等电磁干扰的传播通道，它会造成电子设但备散热困难、修不便、本增加，根据最佳费效比维成应进行设计。１４良好的接地系统．连接器及其引脚应根据元器件在板上的位置确定。所有连接器最好放在印制板的一侧，量避免从尽两侧引出电缆，以便减小共模电流辐射。高速器件（率大于１ｚ频０ＭＨ或上升时间小于２ＩＩ＂Ｓ的器件）可尽能远离连接器。ＩＯ驱动器则应紧靠连接器，／以免ＩＯ／信号在板上长距离走线，合上干扰信号。耦２３地线的布置．设计低阻抗的地线，元电路和设备的接地系统、单电缆屏蔽层的接地、号电路屏蔽体的接地等的正确信设计，采用合理的阻隔地环路干扰的措施：并１５滤波技术的运用．布置地线时首先考虑的问题是“分地”即根据不，同的电源电压，字电路和模拟电路分别设置地线。数在多层印制板中有专门的地线层，地线层上用“在划沟”方法来分地。但分地并不是把各种地完全隔的滤波器的主要功能是将有用信号以外的信号能量进行抑制：借助于滤波器，以显著减弱干扰源和被可离，是在适当的位置仍需把不同的地短接起来，而以保证整个地线的电连续性，短接通道有时也形象地称之为“”桥。桥应该有足够的宽度。布置地线时要注意以下几点：１多层板的信号（）干扰电路间的传导干扰电平：２电磁兼容技术在ＰＢ设计中的应用Ｃ目前产品的电磁兼容问题常常在检测机构对产品层上的高速信号轨线不能横跨地线层上的沟；２ＡＤ（）／变换器芯片如只有一个地线引脚，该芯片应安放在则进行电磁兼容测试以后才去解决，至当产品使用后甚出现问题时才去补救，样做非但费时费力而且不能这从根本上解决问题，因此应该在产品开发的最初阶段连接模拟地和数字地的桥上，免数字信号回流绕沟避而行；３连接器不要跨装在地线沟上，为沟两边的（）因地电位可能差别较大，而通过外接电缆产生共模辐从就进行电磁兼容设计。由于ＰＢ板上的电子器件密Ｃ度越来越大，线越来越窄，走信号的频率越来越高，不可避免地会引入Ｅ（磁兼容）Ｅ（ＭＣ电和ＭＩ电磁干扰）的问题。所以设计目的是使板上各部分电路之间没有相互干扰，使印制板对外的传导发射和辐射发射尽并射骚扰；４）面板的地线通常采用井字形网状结构，（双即一面安排成梳形结构地线，一面安排几条与之垂另直的地线，交叉处用过孔连接。网状结构能减小信号电流的环路面积。地线应尽可能地粗，以减小地线上维普资讯，：等电磁兼技术及其在ＰＢ设汁中的应用Ｃ３的分＿电感：布阻抗的变化，例如走线的宽窄不一，走线拐弯，经过过孔等。所以布线时应采取以下措施，得信号线全程使２４电源线的布置．印制板上的电源供电线由于给板上的数字逻辑器件供电，线路中存在着瞬态变化的供电电流，］［此将向大空间辐射电磁骚扰供电线路电感又将引起共阻抗祸合干扰，同时会影响集成片的响应速度和引起供电电走线的特性阻抗保持不变：１高速信号线布置在同（）一层上，不经过过孔。一般数字信号线应避免穿过二个以上的过孔；２信号线拐９。角会产生特性阻抗（）０直变化，以拐角处应设计成弧形或轨线的外侧用两个所４。５角连接；３信号线不要离印制板边缘太近，（）留有的宽度应至少大于轨线层和地线层的距离（为０１约．５ｍｍ）否则会引起特性阻抗变化，，而且容易产生边缘场，加向外的辐射；４）钟发生器如有多个负载，增（时则不能用树型结构走线，而应用蜘蛛网型结构走线，即所有的时钟负载直接与时钟功率驱动器相互连接。在印制板上不允许有任何电气上没有连接并悬空压的振荡＝一般采用滤波去耦电容和减小供电线路特性阻抗的方法来抑制电源线中存在的骚扰双面板上采用轨线对供电：轨线对应尽可能粗，并相互靠近：供电环路面积应减小到最低程度，／同ｆ电源的供电环路不要相互重叠一如印刷板上布线密度较高不易达到上述要求，可采用小型电源母线条插则在板上供电：多层板的供电有专用的电源层和地线层，积大，面间距小，性阻抗可小于１Ｑ：特的金属存在。例如集成片上空闲的引脚、散热片、属金屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层。印制电路板上的供电线路应加滤波器和去耦电容在板的电源引入端使用大容量的电解电容（０～１１０Ｆ作低频滤波，Ｏ）再并联一只０００１Ｆ的陶．１～．瓷电容作高频滤波。板上集成片的电源引脚和地线引脚之间应加０ＯＦ的陶瓷电容进行去耦，少每３．ｌ至块集成片应有一个去耦电容：去耦电容应贴近集成片安装，连接线应尽量短，大不超过４Ｃｌ最ｎ：去祸回路的面积也应可能减小。多层板的电源层和地线层之间３Ｐ０Ｅ９Ｓ在ＰＢ电磁兼容设计ＲＴＬ９ＥＣ中的应用线路板设计阶段如果缺乏有效的手段分析电磁干扰，产品可能通不过Ｅ则ＭＣ标准而不能进入生产。传统的尝试性方法仍是国内设计人员普遍采用的方法，的电容也参与去耦，主要是对频率较高的频段而言的：如果层电容量不足，上可再另加去耦电容～采用表板面安装（Ｔ的去耦电容可以进一步减小去耦回路的ＳＭ）面积，达到良好的滤波效果２５信号线的布置．但各种各样的借助于计算机辅助设计的方法正应运而生。ＰＯＥ９ＳＲＴＬ９Ｅ设计软件内部的自动布线软件包与ＳＩＥ仿真器相结合实现了具有ＥＰＣＭＣ设计的ＰＢ计Ｃ算机辅助设计从上面布线规则可知，速信号线要短，高这可以通不相容的信号线（字与模拟、速与低速、电数高大流与小电流、电压与低电压等）高应相互远离，要平不行走线：分布在不同层上的信号线走向应相互垂直这样可以减少线问的电场和磁场耦合干扰信号线的布置最好根据信号的流向顺序安排一一个电路的输出信号线不要再折回输入信号线区域＝过配置长度约束规则来实现。对于承载高速信号的走线网络可以采用菊花链拓扑，定允许最长走线。并规行导线容易引起相互串扰，以通过配置并行走线的可最大长度来把串扰限制在允许的范围之内。由于导线的特性阻抗会引起公共阻抗干扰，以采用ＰＯ所Ｒ—ＴＬ９Ｅ布线时，以在信号完整性功能项设定中配Ｅ９Ｓ可高速信号线要尽可能地短，以免干扰其他信号线：在双面板上，要时可在高速信号线两边加隔离地线必置阻抗约束条件来保证网络最大允许导线阻抗。同时，可以通过设定信号完整性功能项中的上冲、还下冲、延迟时间约束来保证信号的完整。ＰＯＥ９ＳＲＴＬ９Ｅ的强大设计功能为ＰＢ电磁兼容的设计提供了一种Ｃ手段：当然，设计过程中需要根据电磁干扰指标去分多层板上所有高速时钟线都应