搜索
本文由jimmy3973贡献pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。维普资讯．２８ＴＮ３１５／ＰＩＳ０７１０ＳＮ１０．３Ｘ计算机工程与科学ＣＯＭＰＵＥＥＮＧＮＲＩＴＲＩＥＥＮＧ＆ＳＩＣＥＮＣＥ２００４年第２６卷第４期Ｖ０．６，．２Ｏ１２Ｎｏ４，Ｏ４文章编号：０７１０（０４０—８?３１０．Ｘ２０）４０００３０电磁兼容技术及其在ＰＢ设计中的应用ＣＥＭＣａｄＩｓＡｐｌａｉｎｉＣＢＤｅｉｎｎｔｐｉｔｎＰｓｇｃｏ俞海珍。冯浩ＹＵｉｚｅＨａ．ｈｎ。ＦＥＮＧｏＨａ（江工业大学信息工程学院。江杭州３０１）浙浙１０４（ｃｏｌｆＩｆｒｔｎＥｇｎｅｉｇｈｊｎｉｅｓｔｆｅｈｏｏｙＳｈｏｏｍａｉｎｉｅｒ。ＺｅａｇＵｎｖｒｉｏｃｎｌｇ。Ｈａｇｈｕ３０１。ＣｉａｏｎｏｎｉｙＴｎｚｏ１０４ｈｎ）摘要：在印制电路板的电路设计阶段就进行电磁兼容性（Ｍ）计是非常重要的。本文介绍了ＥＣ设电磁兼容技术及其在印制电路板中的应用，印制电路板的选取到元器件的布置以及地线、从电源线和信号线的设计，最后结合ＰＯＥＲＴＬ公司的ＰＯＥ９ＳＲＴＬ９Ｅ软件，出了一种在ＰＢ设计中减少电磁干扰的设给Ｃ计方法。ＡｓａｔＩｉｖｒｍｐｒｎｏｓｒｅｅｔｍｇｅｓｏａｂｌｙ（ＭＣｅｉｕｎｈｏｒｆｂｔｃ￣ｓｅｉｏｔｔｔｔｔｌｒａｎｔｍｃｍｐｔｉｔＥ）ｄｓｎｄｒｇｔｅｃｕｓｏｒｔｙａａｃｏｉａｉｇｉｅＰｓｉｕｔｄｓｇ．ＴｉｐｐｒｉｔｄｃｓｔｅｔｃｎｑｅｏＭＣａｄｉｐｌａｉｎｉＣＢｄｓｇ，ｉｃｕｉｇＣＢ’ｃｒｉｅｉｃｎｈｓａｅｎｒｕｅｈｅｈｉｕｓｆｒＥｏｎｔａｐｉｔｎＰｅｉｓｃｏｎｎｌｄｎｔｅｃｏｃｆＢ，ｔｅａｒｎｅｎｆｅｅｎ，ｔｅｄｓｇｆｒｕｄｔａｅ，ｍａｎｔｃｓａｄｓａｒｃｓＦｎ—ｈｈｉｅｏＰＣｓｈｒａｇｍｅｔｏｌｍｅｔｈｅｉｏｏｎｒｃｓｓｎｇｉｒｅｎｉｌｔｅ．ｉａａｎｇａｌｌ，ｏｉｉｇｗｔＲＯＥＬ９Ｅ，ａｄｓｇｔｏｆｒｄｃｎｌｃｒｍａｎｔｎｅｆｒｎｅｉｐｅｅｔｄ．ｙｃｍｂｎｎｉＰＴ９Ｓｈｅｉｍｅｈｄｏｅｕｉｇｅｅｔｏｇｅｉｉｔｒｅｅｃｓｒｓｎｅｎｃ关键词：印制电路板；磁兼容；电电磁干扰；ＲＴＬＰＯＥＫｅｒｓＰｙｗｏｄ：ＣＢ；ＥＭＣ；Ｅ；ＰＯＴＬＭＩＲＥ中图分类号：Ｎ１．：Ｎ３Ｔ４０２Ｔ０文献标识码：Ａ电磁环境电平是由自然干扰源及人为干扰源的电１引言电磁兼容（ＭＣ是一门新兴的综合性学科，Ｅ）它主要研究电磁干扰和抗干扰的问题。电磁兼容性是指电子设备或系统在规定的电磁环境电平下不因电磁干扰而降低性能指标，时它们本身产同生的电磁辐射不大于检定的极限电平，影响其不磁能量共同形成的。电子设备和系统的电磁兼容性指标已成为电子设备和系统设计在研制时的一个重要的技术要求。现在已经有了抑制电子设备和系统的ＥＩＭ的国际标准，统称为电磁兼容（Ｍ）ＥＣ标准，它们可以作为普通设计者布线和布局时抑制电磁辐射和干扰的准则。对于军用电子产品设计者来说，标准会更严格，要求更苛刻。它电子设备或系统的正常运行，并达到设备与设备、系统与系统之间互不干扰、同可靠地工作的共目的。而电磁环境电平是受试设备或系统在不加电时，于规定的试验场地和时间内，在于周围空存目前，电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也间的辐射和电网内传导信号及噪声的量值，个这会对电子设备的可靠性产生不利影响。所以，保收稿日期：０２１．９修订日期：０３０．８２０．２０；２０３２作者简介：俞海珍（９５，，１７一）女浙江宁波人．硕士生，研究方向为自动控制和神经网络；浩，冯教授，研究方向为检测与自动化和电机。通讯地址：１１江省杭州市浙江工业大学研１信箱；ｅ：０７）８２２９Ｅｍｉｊｎｙ．６６．Ｂ３０４浙０３Ｔｌ（５１８３００；－ａ：ｎｙｕ１＠１３Ｃｌｅ２ＯＡｄｅｓＭａｏ３ｆｒｏｔａｕｔｓＺｅｌｇＵｉｒｔｆｅｈｏｏｙＨｎｚｏＺｅａｇ３０１．Ｒ．ｈｎｄｒｓ：ｌＢｘ１ｏｓｒｄａ，ｈｊｎｎｖｓｙｏＴｃｎｌ，ａｇｈｕ。ｈｊｎ１０４Ｐ．ＣｉｌＰｇｅａｅｉｇｉａ８０维普资讯。本文主要讨论电磁兼容技术及其在ＰＢ设Ｃ计中的应用。（）良好的接地系统。设计低阻抗的地线，４正确设计单元电路和设备的接地系统、电缆屏蔽层的接地、号电路屏蔽体的接地等，信并采用合理的阻隔地环路干扰的措施。（）波技术的运用。滤波器的主要功能是５滤２电磁兼容技术国内外大量的经验表明，在产品的研制生产将有用信号以外的信号能量进行抑制。借助于滤波器，以显著减弱干扰源和被干扰电路间的传可导干扰电平。过程中越早注意解决电磁兼容性，越可以节约则人力与物力，如图１所示。３电磁兼容技术在ＰＢ设计中的应用Ｃ旺耋１０２蚕１０－目前产品的电磁兼容问题常常在检测机构对产品进行电磁兼容测试以后才去解决，至当产甚品使用后出现问题时才去补救。这样做非但费时设备生产过程费力，而且不能从根本上解决问题。因此，应该在产品开发的最初阶段就进行电磁兼容设计。由于ＰＢ板上的电子器件密度越来越大，线越来越Ｃ走图１早期解决电磁兼答性的必要性不管复杂系统还是简单装置，任何一个电磁干扰的发生必须具备三个基本条件：首先应该具有干扰源；次有传播干扰能量的途径或通道；其第三还必须有被干扰对象（即敏感设备）的响应。所以，控制干扰源的电磁辐射，断或抑制电磁干扰切窄，号的频率越来越高，可避免地会引入信不ＥＣ电磁兼容）ＥＩ电磁干扰）问题。所Ｍ（和Ｍ（的以，设计目的是使板上各部分电路之间没有相互干扰，并使印制板对外的传导发射和辐射发射尽可能降低，达到有关标准要求。外部的传导干扰和辐射干扰对板上的电路基本无影响，际上在实设计中采取正确的措施常常能同时起到抗干扰和抑制发射的作用。在设计印制电路板布线时，首先要选取印制板类型，然后确定元器件在板上的的耦合通道，高敏感设备的抗干扰能力是电子提设备和系统电磁兼容性设计的主要内容。具体有以下几个方面的措施，用来实现电磁兼容性。（）１干扰电路。电子设备中的单元电路应设计和选用本身电磁能量辐射小、干扰能力强的抗位置，再依次布置地线、电源线、速信号线和低高速信号线。（）印制电路板的选取。印制电路板有单１面、双面和多层板之分。单面和双面板一般用于低、中密度布线的电路和集成度较低的电路。多层板适用于高密度布线、高集成度芯片的高速数字电路。线路形式。小信号放大器应增大线性动态范围，提高电路的过载能力，减小非线性失真；功率放大器工作在甲类状态时，生的谐波最少；作在乙产工类时，应采用推挽形式来抑制二次谐波；丙类状态用于射频放大，为抑制谐波电平应采用锐调谐、高Ｑ滤波器。（）器件和电路的合理布局。将容易受到干２扰的敏感元器件和单元电路尽可能地与干扰源远（）器件布置。首先应对板上的元器件分２元组，目的是对印制板上的空间进行分割，同组的放离；出与输入端口妥善隔离；电平电缆与脉冲输高在一起，以便在空间上保证各组的元器件不致于相互干扰。一般先按使用电源电压分组，按数再字与模拟、高速与低速以及电流大小等进一步分引线与低电平电缆分开排布。（）正确的电磁屏蔽。用屏蔽体包封干扰３源，可以防止干扰电磁辐射向外传播；用屏蔽体包封被干扰电路，以防止干扰电磁能量进入。电可磁屏蔽虽然能够有效地切断近场感应和远场辐射等电磁干扰的传播通道，它会造成电子设备散但组。不相容的器件要分开布置，例如发热元件远离关键集成电路，磁性元件要屏蔽，敏感器件则应远离ＣＵ时钟发生器等等。Ｐ连接器及其引脚应根据元器件在板上的位置确定。所有连接器最好放在印制板的一侧，尽量热困难，修不便，维成本增加，根据最佳费效比应进行设计。避免从两侧引出电缆，以便减小共模电流辐射。８ｌ维普资讯（频率大于１Ｍｚ或上升时间小于２ｓ０Ｈｎ的器件）可能远离连接器。ＩＯ驱动器则应紧尽／靠连接器，以免ＩＯ信号在板上长距离走线，／耦合上干扰信号。容。去耦电容应贴近集成片安装，连接线应尽量短，大不超过４ｍ最ｃ。去耦回路的面积也应可能减小。多层板的电源层和地线层之间的电容也参与去耦，主要是对频率较高的频段而言的。如果层电容量不足，板上可再另加去耦电容。采用表（）地线的布置。布置地线时首先考虑的问３题是“分地”即根据不同的电源电压，，数字电路和模拟电路分别设置地线。在多层印制板中有专门面安装（Ｔ的去耦电容可以进一步减小去耦回ＳＭ）路的面积，达到良好的滤波效果。（）信号线的布置。不相容的信号线（５数字与模拟、高速与低速、电流与小电流、电压与大高低电压等）应相互远离，不要平行走线。分布在不同层上的信号线走向应相互垂直。这样可以减少线间的电场和磁场耦合干扰。的地线层，地线层上用“沟”在划的方法来分地。但是，分地并不是把各种地完全隔离，而是在适当的位置仍需把不同的地短接起来，以保证整个地线的电连续性，接通道有时也形象地称之为短“。桥应该有足够的宽度。桥”布置地线时要注意以下几点：多层板信号①层上的高速信号轨线不能横跨地线层上的沟。②ＡＤ变换器芯片如只有一个地线引脚，／则该芯片应安放在连接模拟地和数字地的桥上，避免数字信号回流饶沟而行。③连接器不要跨装在地线沟上，因为沟两边的地电位可能差别较大，而通过从外接电缆产生共模辐射骚扰。④双面板的地线通常采用井字形网状结构，即一面安排成梳形结构地线，一面安排几条与之垂直的地线，叉处用另交信号线的布置最好根据信号的流向顺序安排。一个电路的输出信号线不要再折回输入信号线区域。高速信号线要尽可能地短，以免干扰其他信号线。在双面板上，必要时可在高速信号线两边加隔离地线。多层板上所有高速时钟线都应根据时钟线的长短，用相应的屏蔽措施。采应考虑信号线阻抗匹配问题。所谓阻抗匹配就是信号线的负载应与信号线的特性阻抗相等。过孔连接。网状结构能减小信号电流的环路面积。地线应尽可能地粗，以减小地线上的分布电感。’特性阻抗与信号线的宽度、地线层的距离以及与板材的介电常数等物理因素有关，是信号线的固有特性。阻抗不匹配将引起传输信号的反射，使数字波形产生振荡，成逻辑混乱。通常信号线造的负载是芯片，本稳定。造成不匹配的原因主基（）电源线的布置。印制板上的电源供电线４由于给板上的数字逻辑器件供电，路中存在着线瞬态变化的供电电流，因此将向空间辐射电磁骚要是信号线走线过程中本身的特性阻抗的变化，例如走线的宽窄不一，走线拐弯，过过孔等。所经以，布线时应采取以下措施，得信号线全程走线使的特性阻抗保持不变：高速信号线布置在同一①层上，不经过过孔。一般数字信号线应避免穿过二个以上的过孔。②信号线拐９。０直角会产生特性阻抗变化，以拐角处应设计成弧形或轨线的所外侧用两个４。５角连接。③信号线不要离印制板边缘太近，留有的宽度应至少大于轨线层和地线层的距离（约为０１ｍ）否则会引起特性阻抗变．５ｍ，化，而且容易产生边缘场，加向外的辐射。④时增钟发生器如有多个负载，不能用树型结构走线，则而应用蜘蛛网型结构走线，即所有的时钟负载直接与时钟功率驱动器相互连接。扰。供电线路电感又将引起共阻抗耦合干扰，同时会影响集成片的响应速度和引起供电电压的振荡。一般采用滤波去耦电容和减小供电线路特性阻抗的方法来抑制电源线中存在的骚扰。双面板上采用轨线对供电。轨线对应尽可能粗，并相互靠近。供电环路面积应减小到最低程度，不同电源的供电环路不要相互重叠。如印刷板上布线密度较高不易达到上述要求，可采用则小型电源母线条插在板上供电。多层板的供电有专用的电源层和地线层，面积大，间距小，特性阻抗可小１Ｑ。印制电路板上的供电线路应加滤波器和去耦电容。在板的电源引入端使用大容量的电解电容（０．０／）１￣Ｆ～１０Ｆ作低频滤波，并联一只００ｐ￣再．１Ｆ．～在印制板上不允许有任何电气上没有连接并悬空的金属存在，如集成片上空闲的引脚、例散热片、金属屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层。（下转第１５页）０．０１Ｆ的陶瓷电容作高频滤波。板上集成片的．电源引脚和地线引脚之间应加００ｂ．１Ｆ的陶瓷电ｔ容进行去耦，至少每３集