组合逻辑电路的

EXIT概述第3章组合逻辑电路组合逻辑电路中的竞争冒险加法器和数值比较器数据选择器与数据分配器译码器编码器组合逻辑电路的分析和设计方法本章小结EXIT主要要求：掌握组合逻辑电路和时序逻辑电路的概念。了解组合逻辑电路的特点与描述方法。概述EXIT一、组合逻辑电路的概念指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。数字电路根据逻辑功能特点的不同分为组合逻辑电路时序逻辑电路指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。EXIT二、组合逻辑电路的特点与描述方法组合逻辑电路的逻辑功能特点：没有存储和记忆作用。组合电路的组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。EXIT主要要求：理解组合逻辑电路分析与设计的基本方法。熟练掌握逻辑功能的逻辑表达式、真值表、卡诺图和逻辑图表示法及其相互转换。3.1组合逻辑电路的分析方法和设计方法EXIT一、组合逻辑电路的基本分析方法分析思路：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。根据给定逻辑图写出输出逻辑式，并进行必要的化简列真值表分析逻辑功能EXIT[例]分析下图所示逻辑电路的功能。解：(1)写出输出逻辑函数式BAY1ABCCBACBACBACBACBA)(CYY1CBAABCYY1YY1001010100111(3)分析逻辑功能(2)列逻辑函数真值表111011101001110010100000YCBA输出输入01010000111100001111根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。通过分析真值表特点来说明功能。A、B、C三个输入变量中，有奇数个1时，输出为1，否则输出为0。因此，图示电路为三位判奇电路，又称奇校验电路。0101001100111111EXIT初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。由Si表达式可知，当输入有奇数个1时，Si=1，否则Si=0。[例]分析下图电路的逻辑功能。解：(2)列真值表(1)写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC1)(iiiiiiiiBACBACBA11AiBiCi-101000111101111111011101001110010100000CiSiCi-1BiAi输出输入11110000由Ci-1表达式可画出其卡诺图为：11101000可列出真值表为1iiiiCBAS(3)分析逻辑功能将两个一位二进制数Ai、Bi与低位来的进位Ci-1相加，Si为本位和，Ci为向高位产生的进位。这种功能的电路称为全加器。EXIT二、组合逻辑电路的基本设计方法设计思路：基本步骤：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。EXIT下面通过例题学习如何设计组合逻辑电路(一)单输出组合逻辑电路设计举例[例]设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，则提案通过，但A具有否决权。用与非门实现。解：(1)分析设计要求，列出真值表设A、B、C同意提案时取值为1，不同意时取值为0；Y表示表决结果，提案通过则取值为1，否则取值为0。可得真值表如右。A、B、C三人表决电路多数人同意，则提案通过，但A具有否决权111011101001110010100000YCBA输出输入0000000011111111110(2)化简输出函数Y=AC+ABABC010001111011100000用与非门实现，并求最简与非式=AC+AB=AC·ABEXIT(3)根据输出逻辑式画逻辑图YABCY=AC·AB(二)多输出组合逻辑电路设计举例EXITBiAi输入CiSi输出相加的两个数本位和向高位的进位解：(2)求最简输出函数式Ci=AiBi(3)画逻辑图iiiBAS10110101011000111BiAi输入CiSi输出00[例]试设计半加器电路。将两个1位二进制数相加，而不考虑低位进位的运算电路，称为半加器。SiCiAiBi(1)分析设计要求，列真值表。EXIT半加器电路能用与非门实现吗？用与非门实现的半加器电路为AiBiSiCi1iiiBACiiBAiiiiiBABASiiiiBABAiiiiiiABABBA.此式虽非最简，但这样可利用Ci中的信号AiBi，省去实现Ai和Bi的两个非门，从而使整体电路最简。EXIT主要要求：理解编码的概念。理解常用编码器的类型、逻辑功能和使用方法。3.2编码器EXIT一、编码器的概念与类型编码将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路编码器二进制编码器二-十进制编码器优先编码器编码器(即Encoder)被编信号二进制代码编码器EXITI1I2I3I4I5I6I7Y0Y1Y23位二进制编码器用n位二进制数码对2n个输入信号进行编码的电路。二、二进制编码器由图可写出编码器的输出逻辑函数为由上式可列出真值表为原码输出Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7Y0=I1·I3·I5·I7I0省略不画8个需要编码的输入信号输出3位二进制码I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入被编信号高电平有效。8线–3线编码器EXITI1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD码编码器三、二－十进制编码器将0~9十个十进制数转换为二进制代码的电路。又称十进制编码器。I0省略不画输出4位二进制代码原码输出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输入10线–4线编码器被编信号高电平有效EXIT为何要使用优先编码器？四、优先编码器(即PriorityEncoder)1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。EXITCT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二-十进制优先编码器CT74LS147I9=1，I8=0时，不论I0~I7为0还是1，电路只对I8进行编码，输出反码0111。反码输出被编信号输入，(省略了I0)，低电平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输入I9=0时，不论其他Ii为0还是1，电路只对I9进行编码，输出Y3Y2Y1Y0=0110，为反码，其原码为1001。111010×××××××01100××××××××1111111111111无编码请求Y3Y2Y1Y0=1111依次类推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到低依次为I9、I8、I7、I6、I5、I4、I3、I2、I1、I0。EXIT主要要求：理解译码的概念。掌握二进制译码器CT74LS138的逻辑功能和使用方法。3.3译码器理解其他常用译码器的逻辑功能和使用方法。掌握用二进制译码器实现组合逻辑电路的方法。EXIT一、译码的概念与类型译码是编码的逆过程。将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路译码器二进制译码器二-十进制译码器数码显示译码器译码器(即Decoder)二进制代码与输入代码对应的特定信息译码器EXIT二、二进制译码器将输入二进制代码译成相应输出信号的电路。n位二进制代码2n位译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效2-4线译码器电路与工作原理演示EXIT(一)3线－8线译码器CT74LS138简介CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图(一)3线－8线译码器CT74LS138简介3位二进制码输入端8个译码输出端低电平有效。使能端STA高电平有效，STB、STC低电平有效，即当STA=1，STB=STC=0时译码，否则禁止译码。实物图片EXIT0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输入CT74LS138真值表允许译码器工作禁止译码Y7~Y0由输入二进制码A2、A1、A0的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。EXIT(二)用二进制译码器实现组合逻辑函数(二)用二进制译码器实现组合逻辑函数由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。EXIT由于有A、B、C三个变量，故选用3线-8线译码器。解：(1)根据逻辑函数选择译码器[例]试用译码器和门电路实现逻辑函数CCABCBAY选用3线-8线译码器CT74LS138，并令A2=A，A1=B，A0=C。(2)将函数式变换为标准与-或式76531mmmmmABCCABCBABCACBACCABCBAY(3)根据译码器的输出有效电平确定需用的门电路EXITABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2